이 구성은 공통 이미 터 구성으로 알려져 있습니다. 여기서 이미 터는 입력 기본 신호 및 출력 부하에 대한 공통 음극 단자로 사용되기 때문입니다. 즉, 이미 터 단자는 입력 및 출력 단계 모두에 대한 기준 단자가됩니다 (기본 및 컬렉터 단자 모두에 공통임을 의미).

공통 이미 터 증폭기는 pnp 및 npn 트랜지스터 모두에 대해 아래 그림 3.13에서 볼 수있는 가장 일반적으로 사용되는 트랜지스터 구성입니다.

기본적으로 여기서는 트랜지스터베이스 단자가 입력으로 사용되고 콜렉터는 출력으로 구성되며 이미 터는 둘 다에 공통으로 연결됩니다 (예를 들어 트랜지스터가 NPN 인 경우 이미 터는 접지선 참조에 연결될 수 있음). 따라서 공통 이미 터로 이름을 얻습니다. FET의 경우 유사한 회로를 공통 소스 증폭기라고합니다.

일반적인 이미 터 특성

처럼 공통 기본 구성 여기서도 공통 이미 터 설정의 특성을 완전히 설명하기 위해 두 가지 범위의 특성이 다시 필수가되었습니다. 하나는 입력 또는베이스 이미 터 회로 용이고 다른 하나는 출력 또는 컬렉터 이미 터 회로 용입니다.

이 두 세트는 아래 그림 3.14에 나와 있습니다.

이미 터, 콜렉터 및베이스의 전류 흐름 방향은 표준 기존 규칙에 따라 표시됩니다.

구성이 변경되었지만 이전 공통 기본 구성에서 설정된 현재 흐름에 대한 관계는 수정없이 여기에 여전히 적용됩니다.

이것은 다음과 같이 나타낼 수 있습니다. 나는 IS = 나 씨 + 나 비 그리고 나 씨 = I IS .

현재의 공통 이미 터 구성에서 표시된 출력 특성은 출력 전류 (I 씨 ) 대 출력 전압 (V 이 ) 입력 전류 (I 비 ).

입력 특성은 입력 전류 (I 비 ) 입력 전압 (V 있다 ) 주어진 출력 전압 값 (V 이 )

그림 3.14의 특성은 I의 값을 나타냅니다. 비 IC의 경우 밀리 암페어 대신 마이크로 암페어로.

또한 우리는 I의 곡선이 비 내가 달성 한 것과 같이 완벽하게 수평이 아닙니다. IS 공통베이스 구성에서 이는 콜렉터 대 이미 터 전압이베이스 전류 값에 영향을 미칠 수 있음을 의미합니다.

공통 이미 터 구성의 활성 영역은 가장 많은 양의 선형성을 소유하는 오른쪽 상단 사분면의 섹션으로 이해 될 수 있습니다. 즉, I에 대한 곡선이있는 특정 영역을 의미합니다. 비 거의 똑 바르고 고르게 퍼지는 경향이 있습니다.

“3상 유도 전동기 구성 ”

그림 3.14a에서이 영역은 V에서 수직 점선의 오른쪽에서 볼 수 있습니다. Cesate 그리고 I의 곡선을 넘어 비 0과 같습니다. V 왼쪽 영역 Cesate 포화 영역이라고합니다.

공통 이미 터 증폭기의 활성 영역 내에서 컬렉터-베이스 접합은 역 바이어스되는 반면베이스-이미 터 접합은 순방향 바이어스됩니다.

이것들이 공통 기반 설정의 활성 영역에서 지속 된 것과 똑같은 요인임을 기억한다면. 공통 이미 터 구성의 활성 영역은 전압, 전류 또는 전력 증폭을 위해 구현 될 수 있습니다.

공통 이미 터 구성의 컷오프 영역은 공통 기본 구성의 컷오프 영역에 비해 잘 특성화되지 않는 것 같습니다. 그림 3.14의 컬렉터 특성에서 I 씨 실제로 0에 해당하지 않습니다. 비 0입니다.

공통 기반 구성의 경우 입력 전류 I IS 0에 가까워지면 콜렉터 전류는 역 포화 전류 I 뭐 , 곡선 I IS = 0이고 전압 축은 모든 실제 응용 분야에서 1이었습니다.

수집기 특성의 이러한 변화에 대한 원인은 식을 적절히 수정하여 평가할 수 있습니다. (3.3) 및 (3.6). 아래와 같이 :

IB = 0 A 인 위에서 논의 된 시나리오를 평가하고 α에 대해 0.996과 같은 일반적인 값을 대체하여 아래와 같이 결과적인 콜렉터 전류를 얻을 수 있습니다.

우리가 생각한다면 CBO 1μA로 생성되는 콜렉터 전류 I 비 = 0A는 그림 3.14의 특성에서 재현 된 것처럼 250 (1μA) = 0.25mA입니다.

앞으로의 모든 논의에서 조건 I에 의해 설정된 수집기 전류 비 = 0 μA는 다음 식에 의해 결정된 표기법을 갖습니다. (3.9).

위의 새로 확립 된 전류를 기반으로 한 조건은 위에 설명 된 참조 방향을 사용하여 다음 그림 3.15에서 시각화 할 수 있습니다.

공통 이미 터 모드에서 왜곡을 최소화하면서 증폭을 가능하게하기 위해 콜렉터 전류 I에 의해 차단이 설정됩니다. 씨 = 나 최고 경영자.

바로 아래 영역을 의미합니다. 비 = 0μA는 앰프에서 깨끗하고 왜곡되지 않은 출력을 보장하기 위해 피해야합니다.

일반적인 이미 터 회로의 작동 원리

구성이 로직 스위치처럼 작동하도록하려는 경우 (예 : 마이크로 프로세서) 구성은 관심 지점 : 첫 번째는 컷오프 지점으로, 다른 하나는 채도 영역으로 사용됩니다.

컷오프는 이상적으로 I로 설정 될 수 있습니다. 씨 = 지정된 V에 대해 0mA 이 전압.

나는 이후 CEO i 일반적으로 모든 실리콘 BJT에 대해 매우 작습니다. 컷오프는 전환 작업을 위해 구현 될 수 있습니다. 비 = 0μA 또는 I 씨 = 나 최고 경영자

공통 기본 구성을 기억한다면 입력 특성 세트는 결과 V로 이어지는 직선 등가물을 통해 대략적으로 설정되었습니다. 있다 = 0.7V, 모든 수준의 I IS 0mA보다 컸습니다.

공통 이미 터 구성에도 동일한 방법을 적용 할 수 있으며, 이는 그림 3.16에 묘사 된 것과 같은 근사치를 생성합니다.

그림 3.16 그림 3.14b의 다이오드 특성에 대한 조각 선형 등가물.

“DC-DC 컨버터 회로도 ”

결과는 활성 영역 또는 ON 상태 내의 BJT에 대한 기본 이미 터 전압이 0.7V가되는 것에 따라 또는 이전 공제를 준수하며 이는 기본 전류에 관계없이 고정됩니다.

해결 된 실제 사례 3.2

공통 이미 터 증폭기를 바이어스하는 방법

공통 이미 터 증폭기를 적절하게 바이어 싱하는 것은 다음을 위해 구현 된 것과 동일한 방식으로 설정 될 수 있습니다. 공통 기반 네트워크 .

그림 3.19a에 표시된 것처럼 npn 트랜지스터가 있고 활성 영역에서 BJT를 설정하기 위해이를 통해 올바른 바이어스를 적용하려고한다고 가정합니다.

이를 위해 먼저 I를 표시해야합니다. IS 트랜지스터 기호의 화살표 표시로 입증 된 방향 (그림 3.19b 참조). 그 후에 Kirchhoff의 현재 법률 관계에 따라 엄격하게 다른 현재 방향을 설정해야합니다. 씨 + 나 비 = 나 입니다.

그 후, I의 방향을 보완하는 올바른 극성을 가진 공급 라인을 도입해야합니다. 비 그리고 나 씨 그림 3.19c에 표시된대로 마지막으로 절차를 완료합니다.

유사한 방식으로 pnp BJT는 공통 이미 터 모드에서도 바이어스 될 수 있습니다.이를 위해 그림 3.19의 모든 극성을 반전하면됩니다.

전형적인 신청 :

저주파 전압 증폭기

공통 이미 터 증폭기 회로의 사용에 대한 표준 그림이 아래에 설명되어 있습니다.

AC 결합 회로는 레벨 시프터 증폭기처럼 작동합니다. 이 상황에서베이스-이미 터 전압 강하는 약 0.7 볼트라고 가정합니다.

입력 커패시터 C는 입력의 DC 요소를 제거하는 반면 저항 R1 및 R2는 트랜지스터를 바이어스하여 입력의 전체 범위에 대해 활성 상태가되도록하는 데 사용됩니다. 출력은 RC / RE 비율에 의해 증폭되고 4 개의 저항 모두에 의해 결정된 측정을 통해 이동 된 입력의 AC 구성 요소를 거꾸로 복제 한 것입니다.

RC는 일반적으로 매우 방대하기 때문에이 회로의 출력 임피던스는 실제로 상당 할 수 있습니다. 이러한 우려를 최소화하기 위해 RC는 가능한 한 작게 유지되며 증폭기에는 이미 터 팔로워와 같은 전압 버퍼가 수반됩니다.