디지털-아날로그 (DAC), 아날로그-디지털 (ADC) 컨버터 설명

문제를 제거하기 위해 도구를 사용해보십시오





디지털-아날로그 변환기 ( Dacian , D / A , D2A , 또는 D-to-A )는 디지털 입력 신호를 아날로그 출력 신호로 변환하도록 설계된 회로입니다. 아날로그-디지털 변환기 (ADC)는 반대로 작동하며 아날로그 입력 신호를 디지털 출력으로 변환합니다.

이 기사에서는 다이어그램과 공식을 사용하여 디지털-아날로그 및 아날로그-디지털 변환기 회로의 작동 방식을 포괄적으로 논의합니다.



전자 공학에서 우리는 다양한 범위와 크기로 지속적으로 변화하는 전압과 전류를 발견 할 수 있습니다.

디지털 회로에서 전압 신호는 1 또는 0의 이진 값을 나타내는 로직 하이 또는 로직 로우 로직 레벨의 두 가지 형태입니다.



아날로그-디지털 변환기 (ADC)에서 입력 아날로그 신호는 디지털 크기로 표시되고 디지털-아날로그 변환기 (DAC)는 디지털 크기를 다시 아날로그 신호로 변환합니다.

디지털-아날로그 변환기의 작동 원리

디지털-아날로그 변환 프로세스는 다양한 기술을 통해 수행 될 수 있습니다.

잘 알려진 방법 중 하나는 래더 네트워크로 알려진 저항 네트워크를 사용합니다.

래더 네트워크는 일반적으로 0V 또는 Vref에서 이진 값이 포함 된 입력을 받아들이도록 설계되었으며 이진 입력의 크기와 동일한 출력 전압을 제공합니다.

아래 그림은 4 비트의 디지털 데이터와 DC 전압 출력을 나타내는 4 개의 입력 전압을 사용하는 래더 네트워크를 보여줍니다.

출력 전압은 다음 방정식으로 표현되는 디지털 입력 값에 비례합니다.

DAC 래더 네트워크

위의 예를 풀면 다음과 같은 출력 전압을 얻습니다.

보시다시피 0110의 디지털 입력은6V의 아날로그 출력으로 변환됩니다.

래더 네트워크의 목적은 16 개의 잠재적 이진 크기를 변경하는 것입니다.
0000에서 1111까지 V 간격으로 16 개의 전압 수량 중 하나로심판/ 16.

따라서 더 많은 수의 래더 유닛을 포함하여 더 많은 이진 입력을 처리하고 각 단계에 대해 더 높은 양자화를 달성 할 수 있습니다.

즉, 10 단계 래더 네트워크를 사용하면 전압 단계 수량 또는 해상도를 V로 증가시키는 데 사용할 수 있다고 가정합니다.심판/두10또는 V심판/ 1024. 이 경우 기준 전압 V를 사용하면심판= 10V는 10V / 1024 단계 또는 약 10mV에서 출력 전압을 생성합니다.

따라서 더 많은 수의 사다리 단계를 추가하면 비례 적으로 더 높은 해상도를 얻을 수 있습니다.

일반적으로 래더 단계 수는 다음 공식을 통해 나타낼 수 있습니다.

V심판/ 둘

DAC 블록 다이어그램

아래 그림은 R-2R 래더로 참조되는 래더 네트워크를 사용하는 표준 DAC의 블록 다이어그램을 보여줍니다. 이것은 기준 전류 소스와 전류 스위치 사이에 잠겨있는 것으로 볼 수 있습니다.

전류 스위치는 바이너리 스위치와 연결되어 입력 바이너리 값에 비례하는 출력 전류를 생성합니다.

바이너리 입력은 래더의 각 레그를 토글하여 전류 기준의 가중치 합인 출력 전류를 활성화합니다.

필요한 경우 결과를 아날로그 출력으로 해석하기 위해 출력에 저항을 연결할 수 있습니다.

R-2R 래더 네트워크를 사용하는 DAC IC.

아날로그-디지털 변환기의 작동 원리

지금까지 디지털 신호를 아날로그 신호로 변환하는 방법에 대해 논의했습니다. 이제 반대로 아날로그 신호를 디지털 신호로 변환하는 방법을 알아 보겠습니다. 이것은 잘 알려진 방법을 통해 구현할 수 있습니다. 이중 경사 방식 .

다음 그림은 표준 이중 슬로프 ADC 컨버터의 블록 다이어그램을 보여줍니다.

듀얼 슬로프 방법을 사용한 아날로그-디지털 변환 : (a) 로직 다이어그램 (b) 파형.

여기서 전자 스위치는 원하는 아날로그 입력 신호를 램프 생성기라고도하는 적분기로 전송하는 데 사용됩니다. 이 램프 생성기는 선형 램프를 생성하기 위해 정전류로 충전 된 커패시터 형태 일 수 있습니다. 이것은 적분기의 포지티브 및 네거티브 기울기 간격 모두에서 작동하는 카운터 단계를 통해 필요한 디지털 변환을 생성합니다.

방법은 다음 설명으로 이해 될 수 있습니다.

카운터의 전체 측정 범위는 고정 된 시간 간격을 결정합니다. 이 간격 동안 적분기에 적용된 입력 아날로그 전압으로 인해 비교기 입력 전압이 어느 정도 양의 레벨로 상승합니다.

위 다이어그램의 (b) 섹션을 참조하면 고정 시간 간격이 끝날 때 적분기의 전압이 크기가 더 큰 입력 전압보다 높다는 것을 알 수 있습니다.

고정 시간 간격이 완료되면 카운트가 0으로 설정되고 전자 스위치가 적분기를 고정 기준 입력 전압 레벨에 연결하라는 메시지를 표시합니다. 그 후, 커패시터의 입력이기도 한 적분기의 출력이 일정한 속도로 떨어지기 시작합니다.

이 기간 동안 카운터는 계속 진행되고 적분기의 출력은 비교기의 기준 전압 아래로 떨어질 때까지 일정한 속도로 계속 떨어집니다. 이로 인해 비교기 출력이 상태를 변경하고 제어 로직 단계를 트리거하여 계수를 중지합니다.

카운터 내부에 저장된 디지털 크기는 변환기의 디지털 출력이됩니다.

포지티브 및 네거티브 슬로프 구간에서 공통 클록 및 적분기 단계를 사용하면 클록 주파수의 드리프트 및 적분기의 정확도 한계를 제어하기위한 일종의 보상이 추가됩니다.

기준 입력 값과 클럭 속도를 적절하게 설정하여 사용자 선호도에 따라 카운터 출력을 조정할 수 있습니다. 필요한 경우 카운터를 바이너리, BCD 또는 기타 디지털 형식으로 사용할 수 있습니다.

래더 네트워크 사용

카운터 및 비교기 단계를 사용하는 래더 네트워크 방법은 아날로그-디지털 변환을 구현하는 또 다른 이상적인 방법입니다. 이 방법에서 카운터는 0부터 계산을 시작하여 사다리 네트워크를 구동하여 계단과 유사한 단계적 증가 전압을 생성합니다 (아래 그림 참조).

래더 네트워크를 사용한 아날로그-디지털 변환 프로세스 : (a) 로직 다이어그램 (b) 파형 다이어그램.

이 프로세스를 통해 각 카운트 단계에서 전압이 증가 할 수 있습니다.

비교기는이 증가하는 계단 전압을 모니터링하고이를 아날로그 입력 전압과 비교합니다. 비교기가 아날로그 입력 위로 올라가는 계단 전압을 감지하자마자 출력은 카운팅을 중지하라는 메시지를 표시합니다.

이 시점에서 카운터 값은 아날로그 신호에 해당하는 디지털 값이됩니다.

계단 신호의 단계에 의해 생성 된 전압의 변화 수준은 사용 된 카운트 비트의 양에 의해 결정됩니다.

예를 들어 10V 레퍼런스를 사용하는 12 단계 카운터는 다음 단계 전압으로 10 단계 래더 네트워크를 작동합니다.

V심판/두12= 10V / 4096 = 2.4mV

이것은 2.4mV의 변환 해상도를 생성합니다. 변환 실행에 필요한 시간은 카운터의 클럭 속도에 의해 결정됩니다.

12 단계 카운터 작동에 1MHz의 클럭 속도를 사용하는 경우 변환에 걸리는 최대 시간은 다음과 같습니다.

4096 x 1μs = 4096μs ≈ 4.1ms

초당 가능한 최소 변환 수는 다음과 같습니다.

아니. 변환 수 = 1 / 4.1 ms ≈ 244 변환 / 초

변환 프로세스에 영향을 미치는 요소

일부 변환은 더 높은 것을 요구하고 일부는 더 낮은 카운트 시간을 요구할 수 있다는 점을 고려하면 일반적으로 변환 시간 = 4.1ms / 2 = 2.05ms가 좋은 값이 될 수 있습니다.

이렇게하면 평균적으로 2 x 244 = 488 회의 전환이 발생합니다.

클럭 속도가 느리면 초당 변환 수가 적습니다.

더 적은 수의 카운트 단계 (저 분해능)로 작동하는 변환기는 더 높은 변환 속도를 갖습니다.

변환기의 정밀도는 컴 파터의 정확도에 의해 결정됩니다.




Previous : 페라이트 코어 변압기를 계산하는 방법 다음 : 초음파 연료량 표시기 회로