플립 플롭 (FF)이라는 용어는 1918 년 영국의 물리학 자 F.W Jordan과 William Eccles가 발명했습니다. Eccles Jordan 트리거 회로로 명명되었으며 두 개의 활성 요소를 포함합니다. FF의 디자인은 1943 년 British Colossus 코드 브레이킹 컴퓨터에 사용되었습니다. 이러한 회로의 트랜지스터 화 된 버전은 컴퓨터에서 일반적이었습니다. 집적 회로 , 논리 게이트로 만든 FF도 현재 일반적입니다. 첫 번째 플립 플롭 회로는 멀티 바이브레이터 또는 트리거 회로로 다르게 알려졌습니다.
FF는 o / p가 현재 입력에 의존 할뿐만 아니라 이전 입력 및 o / ps에도 의존하는 회로 요소입니다. 플립 플롭 회로와 래치의 주요 차이점은 FF에는 클럭 신호가 포함되지만 래치에는 포함되지 않는다는 것입니다. 기본적으로 래치 및 FF에는 T, D, SR 및 JK의 4 가지 종류가 있습니다. 이러한 종류의 FF와 래치의 주요 차이점은 입력의 수와 상태를 변경하는 방법입니다. 작동을 증가시킬 수있는 FF 및 래치의 종류마다 다른 차이가 있습니다. 자세한 내용은 아래 링크를 따르십시오. 다양한 유형의 플립 플롭 변환
플립 플롭 회로 란?
플립 플롭 회로의 설계는 다음을 사용하여 수행 할 수 있습니다. 논리 게이트 두 개의 NAND 및 NOR 게이트와 같은. 각 플립 플롭은 2 개의 입력과 2 개의 출력, 즉 설정 및 재설정, Q 및 Q '로 구성됩니다. 이러한 종류의 플립 플롭은 SR 플립 플롭 또는 SR 래치라고합니다.
FF에는 다음 그림에 표시된 두 가지 상태가 포함됩니다. Q = 1이고 Q '= 0이면 설정 상태입니다. Q = 0이고 Q’= 1이면 클리어 상태입니다. FF의 출력 Q 및 Q '는 서로 보완되며 각각 정상 및 보완 출력으로 표시됩니다. 플립 플롭의 바이너리 상태는 정상적인 출력 값으로 간주됩니다.
입력 1이 플립 플롭에 적용될 때 FF의 두 출력은 모두 0이되므로 두 o / p는 서로 보완됩니다. 정상적인 작동에서이 질병은 두 입력에 동시에 적용되지 않도록하여 무시해야합니다.
플립 플롭의 종류
플립 플롭 회로는 용도에 따라 D-Flip Flop, T-Flip Flop, SR-Flip Flop 및 JK-Flip Flop의 네 가지 유형으로 분류됩니다.
SR- 플립 플롭
SR 플립 플롭은 두 개의 AND 게이트와 기본 NOR 플립 플롭으로 구성됩니다. 두 AND 게이트의 o / ps는 S 및 R i / p 값에 관계없이 CLK 펄스가 0 인 한 0으로 유지됩니다. CLK 펄스가 1이면 S 및 R 입력의 정보가 기본 FF를 통해 허용됩니다. S = R = 1 일 때, 클럭 펄스 발생은 o / ps 모두 0이됩니다. CLK 펄스가 분리되면 FF의 상태는 unstated입니다.
SR 플립 플롭
D 플립 플롭
SR 플립 플롭의 단순화는 그림에 표시된 D 플립 플롭에 불과합니다. D- 플립 플롭의 입력은 입력 S로 직접 이동하고 그 보수는 i / p R로 이동합니다. D 입력은 CLK 펄스가 존재하는 동안 샘플링됩니다. 1이면 FF가 설정 상태로 전환됩니다. 0이면 FF는 클리어 상태로 전환됩니다.
D 플립 플롭
JK 플립 플롭
JK-FF는 SR- 플립 플롭을 단순화 한 것입니다. J 및 K 플립 플롭의 입력은 입력 S 및 R처럼 동작합니다. 입력 1이 입력 J와 K 모두에 적용될 때 FF는 보완 상태로 전환됩니다. 이 플립 플롭의 그림은 아래와 같습니다. JK FF의 설계는 o / p Q가 P와 AND로 연결되는 방식으로 수행 될 수 있습니다. 이 절차는 출력이 이전에 1 인 경우에만 CLK 펄스 동안 FF가 지워지도록 만들어집니다. 같은 방식으로 출력이 J & CP와 AND 처리되어 CLK 펄스 동안에 만 FF가 지워지도록 Q '가되었습니다. 이전에
JK 플립 플롭
- J = K = 0이면 CLK는 o / p에 영향을주지 않으며 FF의 o / p는 이전 값과 유사합니다. 이는 J & K가 모두 0 일 때 특정 AND 게이트의 o / p가 0이되기 때문입니다.
- J = 0, K = 1 일 때 AND 게이트의 o / p는 J가 0, 즉 S = 0, R = 1이되고 따라서 Q '는 0이됩니다.이 조건은 FF를 변경합니다. FF의 RESET 상태를 나타냅니다.
T 플립 플롭
T- 플립 플롭 또는 토글 플립 플롭은 JK- 플립 플롭의 단일 i / p 버전입니다. 이 FF의 동작은 다음과 같습니다. T의 입력이 '0'일 때 'T'는 현재 상태와 유사한 다음 상태를 만듭니다. 즉, T-FF의 입력이 0이면 현재 상태와 다음 상태는 0이됩니다. 그러나 T의 i / p가 1이면 현재 상태는 다음 상태와 반대입니다. 즉, T = 1 일 때 현재 상태 = 0이고 다음 상태 = 1)
T 플립 플롭
플립 플롭의 응용
플립 플롭 회로의 적용은 주로 바운스 제거 스위치, 데이터 저장, 데이터 전송, 래치, 레지스터, 카운터, 주파수 분할, 메모리 등에 포함됩니다. 그 중 일부는 아래에서 설명합니다.
레지스터
레지스터 비트 세트를 저장하는 데 사용되는 플립 플롭 세트의 모음입니다. 예를 들어, N 비트의 단어를 저장하려면 N 개의 FFS가 필요합니다. AFF는 1 비트의 데이터 (0 또는 1) 만 저장할 수 있습니다. 저장 될 데이터 비트의 수에는 많은 FF가 사용됩니다. 레지스터는 이진 데이터를 저장하는 데 사용되는 FF 집합입니다. 레지스터의 데이터 저장 용량은 보유 할 수있는 디지털 데이터 비트 세트입니다. 레지스터를로드하는 것은 별도의 FF를 설정하거나 재설정하는 것으로 정의 할 수 있습니다. 즉, FF의 상태가 저장 될 데이터 비트와 통신하도록 레지스터에 데이터를 제공하는 것입니다.
데이터로드는 직렬 또는 병렬 일 수 있습니다. 직렬 로딩에서는 데이터가 직렬 (즉, 한 번에 한 비트 씩) 형태로 레지스터로 전송되지만 병렬 로딩에서는 데이터가 모든 FF를 의미하는 병렬 형태로 레지스터로 전송됩니다. 동시에 새로운 상태로 활성화됩니다. 병렬 입력은 모든 FF의 SET 또는 RESET 컨트롤에 액세스 할 수 있어야합니다.
RAM (랜덤 액세스 메모리)
RAM은 컴퓨터, 정보 처리 시스템, 디지털 제어 시스템 디지털 데이터를 저장하고 원하는대로 데이터를 복구해야합니다. FFS는 필요한 시간 동안 정보를 저장 한 다음 필요할 때마다 전달할 수있는 메모리를 만드는 데 사용할 수 있습니다.
전원이 분리되면 손실되는 반도체 장치에서 구축 된 읽기-쓰기 메모리에 저장된 정보는 메모리가 불안정하다고합니다. 그러나 읽기 전용 메모리는 비 휘발성입니다. RAM은 메모리 메모리 위치를 직접 즉시 사용할 수 있습니다. 반대로 자기 테이프의 메모리 위치에 액세스하려면 테이프를 비틀거나 비틀고 원하는 주소에 도달하기 전에 일련의 주소를 거쳐야합니다. 따라서 테이프를 순차 액세스 메모리라고합니다.
따라서 이것은 플립 플롭, 플립 플롭 회로, 플립 플롭 유형 및 응용 프로그램에 관한 것입니다. 이 개념을 더 잘 이해 하셨기를 바랍니다. 또한이 개념 또는 전기 및 전자 프로젝트 , 아래 댓글 섹션에 귀중한 제안을 제공하십시오. 디지털 전자 제품에서 플립 플롭의 주요 기능은 무엇입니까?
