IC 555를 사용한 입력 트리거 동기화 단 안정 타이머

문제를 제거하기 위해 도구를 사용해보십시오





여기서는 입력 트리거가 해제 된 후에 만 ​​출력 단 안정 시간 기간이 시작되는 간단한 IC 555 기반 단 안정 회로를 연구하여 트리거 ON 시간 기간이 단 안정의 사전 프로그래밍 된 ON 시간 기간과 함께 추가되었는지 확인합니다. 이 아이디어는 Mr. John Brogan이 요청했습니다.

기술 사양

아주 간단한 프로젝트에 당신을 고용 할 수 있는지 알고 싶습니다. 이것은 회로를 배우는 데 도움이됩니다.



다음 유형의 회로를 찾고 있습니다 (아래 참조). 디자인하는 데 드는 비용을 알려주시겠습니까?

회로 기판에는 4 개의 핀이 있습니다. 보드의 왼쪽에 2 개의 핀, 오른쪽에 2 개의 핀.



누군가가 일시적으로 또는 오랫동안 회로를 닫힌 상태로 유지하면서 보드 왼쪽의 회로를 닫으면 왼쪽의 회로가 2 분 후에 보드의 오른쪽에있는 핀이 닫힙니다. * PLUS * 보드가 열립니다. (그것이 제가 고수하는 부분입니다. 다른 회로가 개방 된 후 'n'분 동안 회로를 폐쇄 상태로 유지하는 방법입니다.

이것을 도표화하기 위해 청구 할 비용을 알려주고 이것을 만들기 위해 구입해야하는 부품을 나열하십시오.

감사합니다!

존 브로 건
콜로라도

디자인

즉, 위의 요청은 입력 트리거가 해제 된 후에 만 ​​상태 지연에 대한 출력이 시작되는 단 안정을 요구합니다. 즉, 단 안정이 2 분의 지연을 생성하도록 설계되었다고 가정하고 입력 트리거 유지 시간을 x라고 가정 해 보겠습니다. 분, IC의 출력 pin3에서 총 지연은 = 2 분 + 'x'분이어야합니다.

표준 IC 555 단 안정 회로에 PNP 스테이지를 추가하여 설계를 간단히 구성 할 수 있습니다.

아래 그림을 참조하면 R2 및 C1에 의해 결정된 시간 지연 동안 높은 출력을 생성하는 표준 IC 555 단 안정 회로를 볼 수 있습니다. 이것은 pin2가 순간적으로 접지 될 때마다 시작되거나 상대적으로 더 긴 시간 동안 발생할 수 있습니다.

그러나 일반적으로 이것은 트리거 ON 기간을 고려하지 않고 pin2가 접지되는 즉시 발생하며 제안 된 설계에서는 이러한 상황을 원하지 않습니다.

이 문제는 회로의 표시된 위치에 PNP 장치 T1을 포함하여 효과적으로 해결됩니다.

왼쪽 핀이 닫힐 때 요청에서 제안한대로 T1은 음의 바이어스로 허용되어 강제로 수행됩니다.

위의 조건은 출력이 높아지지만 T1 이미 터 / cpllector를 통해 타이밍 커패시터 C1을 단락시켜 사용자가 왼쪽 핀을 열 때까지 충전 할 수 없도록합니다.

왼쪽 핀이 해제되면 C1은 단 안정 카운팅 작업을 충전하고 시작할 수 있습니다. 여기서 릴레이는 설정된 2 분 동안 입력이 닫힌 상태로 유지되는 기간 동안 오른쪽 핀을 작동하고 닫습니다.

회로도

IC 555 핀아웃 사양




이전 : 오디오 전력 증폭기 용 SMPS 2 x 50V 350W 회로 다음 : 듀얼 A / C 릴레이 전환 회로