ASIC (Application Specific Integrated Circuit) 소개

문제를 제거하기 위해 도구를 사용해보십시오





일상 생활에서 우리는 다양한 유형의 전자 기기를 접하게됩니다. 전자 제품 생산에 혁명을 일으킨 기술 중 하나는 ' 집적 회로 “. 이 기술은 밀도를 높여 전자 제품의 크기를 줄였습니다. 논리 게이트 칩당. 오늘날 우리는 다양한 유형과 구성의 IC를 가지고 있습니다. 주변에서 관찰 한 바와 같이 일부 IC는 하나의 특정 애플리케이션에만 사용할 수있는 반면 일부 IC는 다시 프로그래밍하여 다양한 애플리케이션에 사용할 수 있습니다. 이러한 유형의 IC를 ASIC라고합니다. 그러나 그들은 어떻게 다릅니 까? 어떻게 재 프로그래밍 할 수 있습니까? 일부 IC를 재 프로그래밍 할 수없는 이유는 무엇입니까? 이 질문에 대한 답을 찾으십시오.

ASIC (Application Specific Integrated Circuit) 란 무엇입니까?

ASIC 전체 형식은 애플리케이션 별 집적 회로. 이러한 회로는 애플리케이션에 따라 다릅니다. 특정 애플리케이션을위한 맞춤형 IC. 이들은 일반적으로 특정 응용 프로그램의 요구 사항에 따라 루트 수준에서 설계됩니다. 일부 기본 애플리케이션 별 집적 회로 예 장난감에 사용되는 칩, 메모리와 마이크로 프로세서의 인터페이스에 사용되는 칩 등…이 칩은 설계된 하나의 애플리케이션에만 사용할 수 있습니다. 아마도 이것들은 IC 유형 생산량이 많은 제품에만 선호됩니다. ASIC는 루트 수준에서 설계되었으므로 비용이 많이 들고 대량 생산에만 권장됩니다.




ASIC의 가장 큰 장점은 단일 칩 위에 많은 수의 회로 기능 단위가 구성되므로 칩 크기가 줄어든다는 것입니다. 최신 ASIC에는 일반적으로 32 비트 마이크로 프로세서 , 메모리 블록, 네트워크 회로 등… 이러한 유형의 ASIC는 시스템 온 칩 . 제조 기술의 발전과 설계 방법에 대한 연구가 증가함에 따라 다양한 수준의 맞춤형 ASIC가 개발되었습니다.

ASIC의 유형

ASIC는 프로그래머가 칩에서 수행 할 수있는 사용자 정의의 양에 따라 분류됩니다.



ASIC의 유형

ASIC의 유형

풀 커스텀

이 유형의 설계에서 모든 로직 셀은 특정 애플리케이션에 맞게 제작됩니다. 설계자는 회로를위한 로직 셀을 특별히 만들어야합니다. 상호 연결을위한 모든 마스크 레이어는 사용자 정의됩니다. 따라서 프로그래머는 칩의 상호 연결을 변경할 수 없으며 프로그래밍하는 동안 회로 레이아웃을 알고 있어야합니다.

Full custom ASIC의 가장 좋은 예 중 하나는 마이크로 프로세서입니다. 이러한 유형의 맞춤화를 통해 설계자는 단일 IC에서 다양한 아날로그 회로, 최적화 된 메모리 셀 또는 기계 구조를 구축 할 수 있습니다. 이 ASIC는 제조 및 설계에 많은 비용과 시간이 소요됩니다. 이러한 IC를 설계하는 데 걸리는 시간은 약 8 주입니다.


이들은 일반적으로 높은 수준의 응용 프로그램을위한 것입니다. 최대 성능, 최소화 된 영역 및 최고 수준의 유연성은 완전 맞춤형 설계의 주요 기능입니다. 결국에는 사용 된 로직 셀, 저항기 등의 회로 요소가 사전 테스트되지 않았기 때문에 설계상의 위험이 높습니다.

세미 커스텀

이 유형의 설계에서 로직 셀은 표준 라이브러리에서 가져옵니다. 그들은 전체 맞춤형 디자인에서와 같이 손으로 제작되지 않았습니다. 일부 마스크는 사용자 정의되고 일부는 미리 디자인 된 라이브러리에서 가져옵니다. 라이브러리에서 가져온 로직 셀 유형과 상호 연결에 허용되는 사용자 정의 양에 따라 이러한 ASIC는 표준 셀 기반 ASIC 및 게이트 어레이 기반 ASIC의 두 가지 유형으로 나뉩니다.

1). 표준 셀 기반 ASIC

이 IC를 알기 위해 먼저 표준 셀 라이브러리가 무엇을 의미하는지 이해하겠습니다. 다음과 같은 일부 논리 셀 AND 게이트, OR 게이트 , 멀티플렉서, 플립 플롭 디자이너가 다양한 구성을 사용하여 미리 설계하고 표준화하고 라이브러리 형태로 저장합니다. 이 컬렉션을 표준 셀 라이브러리라고합니다.

표준 셀 기반 ASIC

표준 셀 기반 ASIC

표준 셀 기반에서는 이러한 표준 라이브러리의 ASIC 논리 셀이 사용됩니다. ASIC 칩에서 표준 셀 영역 또는 플렉서블 블록은 행 형태로 배열 된 표준 셀로 구성됩니다. 이러한 유연한 블록과 함께 마이크로 컨트롤러 또는 심지어 마이크로 프로세서와 같은 메가 셀이 온칩으로 사용됩니다. 이러한 메가 셀은 메가 기능, 시스템 레벨 매크로, 고정 블록, 기능 표준 블록이라고도합니다.

위 그림은 단일 표준 셀 영역과 4 개의 고정 블록이있는 표준 셀 ASIC를 나타냅니다. 마스크 레이어는 사용자 정의됩니다. 여기서 디자이너는 다이의 어느 곳에 나 표준 셀을 배치 할 수 있습니다. 이를 C-BIC라고도합니다.

2). 게이트 어레이 기반 ASIC

이 유형의 세미 커스텀 ASIC는 트랜지스터 실리콘 웨이퍼에 .i.e. 설계자는 다이에있는 트랜지스터의 배치를 변경할 수 없습니다. 베이스 어레이는 게이트 어레이의 미리 정의 된 패턴이고베이스 셀은베이스 어레이의 가장 작은 반복 셀입니다.

설계자는 다이의 처음 몇 개의 금속 층을 사용하여 트랜지스터 간의 상호 연결을 변경할 책임 만 있습니다. 설계자는 게이트 어레이 라이브러리에서 선택합니다. 이를 종종 Masked Gate Array라고합니다. 게이트 어레이 기반 ASIC에는 세 가지 유형이 있습니다. 채널 게이트 어레이, 채널리스 게이트 어레이 및 구조화 된 게이트 어레이입니다.

a). 채널 게이트 어레이

이러한 유형의 게이트 어레이에서는 트랜지스터 행 사이에 배선 공간이 남습니다. 블록 사이의 상호 연결을 위해 공간이 남아 있기 때문에 CBIC와 유사하지만 채널 게이트 어레이에서는 셀 행이 높이가 고정되어있는 반면 CBIC에서는이 공간을 조정할 수 있습니다.

채널 형 게이트 어레이

채널 형 게이트 어레이

이 게이트 어레이의 주요 기능 중 일부는 다음과 같습니다.이 게이트 어레이는 상호 연결을 위해 행 사이에 미리 정의 된 공간을 사용합니다. 제조 시간은 2 일에서 2 주입니다.

비). 채널리스 게이트 어레이

채널 게이트 어레이에서 볼 수 있듯이 셀 행 사이에 라우팅 할 여유 공간이 없습니다. 여기서 라우팅은 금속 1과 트랜지스터 사이의 연결을 사용자 정의 할 수 있으므로 게이트 어레이 셀 위에서 수행됩니다. 라우팅을 위해 라우팅 경로에있는 트랜지스터를 사용하지 않은 상태로 둡니다. 제조 리드 타임은 약 2 주입니다.

채널리스 게이트 어레이

채널리스 게이트 어레이

씨). 구조화 된 게이트 어레이

이 유형의 게이트 어레이에는 위에서 본 것처럼 게이트 ​​어레이 행과 함께 임베디드 블록이 있습니다. 구조화 된 게이트 어레이는 CBIC의 더 높은 영역 효율성을 가지고 있습니다. Masked 게이트 어레이와 마찬가지로 비용이 저렴하고 처리 시간이 빠릅니다. 여기서 임베디드 함수의 고정 된 크기는 구조화 된 게이트 배열에 제한을 둡니다. 예를 들어,이 게이트 어레이에는 32k 비트 컨트롤러 용으로 예약 된 영역이 포함되어 있지만 애플리케이션에서 16k 비트 컨트롤러 용 영역 만 필요하면 나머지 영역은 낭비됩니다. 모든 게이트 어레이의 처리 시간은 2 일 ~ 2 주이고 모두 맞춤형 상호 연결이 있습니다.

구조화 된 게이트 어레이

구조화 된 게이트 어레이

프로그래밍 가능한 ASIC

프로그래밍 가능한 ASIC에는 두 가지 유형이 있습니다. 그들은 PLD와 FPGA입니다

PLD (프로그래밍 가능 논리 장치)

이들은 쉽게 사용할 수있는 표준 셀입니다. 애플리케이션의 일부를 사용자 정의하도록 PLD를 프로그래밍 할 수 있으므로 ASIC으로 간주됩니다. PLD를 프로그래밍하기 위해 다른 방법과 소프트웨어를 사용할 수 있습니다. 여기에는 일반적으로 플립 플롭 또는 래치와 함께 프로그래밍 가능한 어레이 로직의 로직 셀의 일반 매트릭스가 포함됩니다. 여기서 상호 연결은 하나의 큰 블록으로 존재합니다.
PROM은이 IC의 일반적인 예입니다. EPROM은 MOS 트랜지스터를 상호 연결로 사용하므로 고전압을 적용하여 프로그래밍 할 수 있습니다. PLD에는 맞춤형 로직 셀이나 상호 연결이 없습니다. 이것들은 빠른 설계 소요 시간을 가지고 있습니다.

프로그래밍 가능 논리 장치

프로그래밍 가능 논리 장치

FPGA (필드 프로그래밍 가능 게이트 어레이)

PLD에 로직 셀로 프로그래밍 가능한 어레이 로직이있는 경우 FPGA 게이트 배열과 같은 배열이 있습니다. PLD는 FPGA보다 작고 복잡하지 않습니다. 유연성과 특성으로 인해 FPGA는 TTL 마이크로 전자 시스템에서. 설계 소요 시간은 단 몇 시간입니다.

필드 프로그래밍 가능 게이트 어레이

필드 프로그래밍 가능 게이트 어레이

코어는 두 가지를 모두 수행 할 수있는 프로그래밍 가능한 기본 로직 셀로 구성됩니다. 조합 및 순차 논리 . 로직 셀을 프로그래밍하고 몇 가지 방법을 사용하여 상호 연결할 수 있습니다. 기본 로직 셀은 프로그래밍 가능한 상호 연결 매트릭스로 둘러싸여 있고 코어는 프로그래밍 가능한 I / O 셀로 둘러싸여 있습니다.

FPGA는 일반적으로 구성 가능한 논리 블록, 구성 가능한 I / O 블록, 프로그래밍 가능한 상호 연결, 클록 회로, ALU, 메모리, 디코더로 구성됩니다.

다양한 유형의 ASIC를 사용할 수 있습니다. 이제 이러한 모든 사용자 정의 및 상호 연결이 제조 과정에서 수행되는시기를 이해하겠습니다.

ASIC (Application Specific Integrated Circuit) 설계 흐름

ASIC 설계는 단계적으로 수행됩니다. 이 단계 순서를 ASIC 디자인 흐름. 설계 흐름의 단계는 아래 흐름도에 나와 있습니다.

ASIC 설계 흐름

ASIC 설계 흐름

디자인 항목 : 이 단계에서 디자인의 마이크로 아키텍처는 VHDL, Verilog 및 System Verilog와 같은 하드웨어 설명 언어를 사용하여 구현됩니다.
논리 합성 : 이 단계에서 사용할 논리 셀의 넷리스트, 상호 연결 유형 및 애플리케이션에 필요한 기타 모든 부품은 HDL을 사용하여 준비됩니다.
시스템 파티셔닝 : 이 단계에서 우리는 큰 크기의 다이를 ASIC 크기의 조각으로 나눕니다.
사전 레이아웃 시뮬레이션 : 이 단계에서는 설계에 오류가 있는지 확인하기 위해 시뮬레이션 테스트가 수행됩니다.
바닥 계획 : 이 단계에서 넷리스트 블록이 칩에 배열됩니다.
놓기: 이 단계에서 블록 내부의 셀 위치가 결정됩니다.
라우팅 : 이 단계에서 블록과 셀 사이에 연결이 그려집니다. 추출 :이 단계에서는 상호 연결의 저항 값 및 커패시턴스 값과 같은 전기적 특성을 결정합니다.
레이아웃 후 시뮬레이션 : 제조를위한 모델을 제출하기 전에이 시뮬레이션을 수행하여 상호 연결 부하와 함께 시스템이 제대로 작동하는지 확인합니다.

ASIC의 예

ASIC의 다양한 특성을 알았으므로 이제 ASIC의 몇 가지 예를 살펴 보겠습니다.
표준 셀 기반 ASIC : LCB 300k, LSI Logic Company의 500k, ABB Hafo Inc.의 SIG1, 2, 3 제품군, GCS Plessey의 GCS90K.
게이트 어레이 제품 : Harris Semiconductor의 AUA20K, National Semiconductors의 SCX6Bxx, Texas Instruments의 TGC / TEC 제품군.
PLD 제품 : Advanced Micro Devices의 PAL 제품군, Philips Semiconductors의 GAL 제품군, XILINX의 XC7300 및 EPLD.
FPGA 제품 : XILINX의 XC2000, XC3000, XC4000, XC5000 시리즈, QuickLogic의 pASIC1, Altera의 MAX5000.

ASIC의 응용

ASIC의 독창성은 전자 제품 제조 방식에 혁명을 가져 왔습니다. 이것들은 밀도를 높이면서 다이 크기를 줄였습니다. 논리 게이트 칩당. ASIC는 일반적으로 높은 수준의 애플리케이션에 선호됩니다. ASIC 칩은 위성, ROM 제조, 마이크로 컨트롤러 의료 및 연구 분야의 다양한 유형의 응용 프로그램입니다. ASIC의 트렌드 애플리케이션 중 하나는 BITCOIN MINER입니다.

비트 코인 채굴 자

암호 화폐를 채굴하려면 더 큰 전력과 고속 하드웨어가 필요합니다. 범용 CPU는 고속으로 더 높은 컴퓨팅 용량을 제공 할 수 없습니다. ASIC 비트 코인 채굴 기는 특별히 설계된 마더 보드에 내장 된 칩입니다. 전원 공급 장치 , 단일 단위로 구성됩니다. 비트 코인 채굴을 위해 칩 수준까지 의도적으로 설계된 하드웨어입니다. 이러한 단위는 단일 암호 화폐의 알고리즘 만 실행할 수 있습니다. 아마도 다른 유형의 암호 화폐의 경우 다른 채굴자가 필요합니다.

ASIC의 장점 및 단점

그만큼 ASIC의 장점 다음을 포함하십시오.

    • ASIC의 크기가 작기 때문에 정교한 대형 시스템에 적합합니다.
    • 단일 칩 위에 구축 된 많은 수의 회로로 인해 고속 애플리케이션이 발생합니다.
    • ASIC는 전력 소비가 적습니다.
    • 칩의 시스템이므로 회로가 나란히 있습니다. 따라서 다양한 회로를 연결하려면 최소한의 라우팅이 필요합니다.
    • ASIC에는 타이밍 문제와 포스트 프로덕션 구성이 없습니다.

그만큼 ASIC의 단점 다음을 포함하십시오.

    • 이들은 맞춤형 칩이므로 프로그래밍에 대한 유연성이 낮습니다.
    • 이러한 칩은 루트 수준에서 설계되어야하므로 단위당 비용이 높습니다.
    • ASIC은 시장 수익률이 더 큽니다.

ASIC 대 FPGA

ASIC과 FPGA의 차이점은 다음과 같습니다.

ASIC

FPGA

재 프로그래밍 불가능

재 프로그래밍 가능

대량 생산에 선호

소량 생산에 적합
이들은 특정 응용 프로그램입니다

시스템의 프로토 타입으로 사용

에너지 효율성은 더 적은 전력을 필요로합니다

에너지 효율이 떨어지면 더 많은 전력이 필요합니다.

이것은 수시로 업그레이드 할 수없는 영구적 인 회로입니다.휴대폰 칩, 기지국 등과 같이 회로를 수시로 업그레이드해야하는 애플리케이션에 매우 적합합니다.

따라서 이것은 모든 개요에 관한 것입니다. 애플리케이션 별 집적 회로 . ASIC의 발명은 전자 제품이 사용되는 방식에 엄청난 변화를 가져 왔습니다. 우리는 일상 생활에서 다양한 응용 프로그램의 형태로 ASIC을 사용합니다. 어떤 ASIC 애플리케이션을 접했습니까? 어떤 유형의 ASIC와 함께 일했습니까?