이 포스트에서 우리는 다양한 프리 앰프 회로에 대해 배울 것이며 거의 모든 표준 오디오 프리 앰프 애플리케이션에 적합한 레이아웃이 여기에 있어야합니다.
이름에서 알 수 있듯이 프리 앰프는 파워 앰프 이전에 사용되거나 소 신호 소스와 파워 앰프 사이에 사용되는 오디오 회로입니다. 프리 앰프의 역할은 라우드 스피커로의 추가 증폭을 위해 파워 앰프에 적합하도록 작은 신호의 레벨을 합리적인 수준으로 높이는 것입니다.
제공 : Matrix
마이크 프리 앰프
그만큼 마이크 프리 앰프 위에 표시된 것은 52dB (400 배) 이상의 전압 이득을 제공하여 높은 임피던스 동적 또는 일렉 트릿 마이크 오디오 장비의 거의 모든 섹션에.
여기에 언급 된 표준 마이크와 함께 사용하면 약 1V RMS의 출력을 쉽게 얻을 수 있지만 이득 제어를 통해 부하에 의한 회로의 과부하를 제거 할 수 있도록 더 낮은 출력을 설정할 수 있습니다. .
회로의 신호 대 잡음비는 탁월하며 일반적으로 1V RMS (최대 이득 및 무부하)의 출력에 대해 70dB 이상입니다.
작동 원리
제안 된 연산 증폭기 MIC 전치 증폭기 회로는 비 반전 증폭기로 IC1을 포함하는 두 단계로 구성됩니다. 및 반전 증폭기로서 IC2.
각 앰프는 일반적으로 사용 가능한 유형입니다. IC1의 폐쇄 루프 이득은 R3 및 R5 네트워크를 사용하여 구축 된 네거티브 피드백 회로를 통해 약 45 배로 고정됩니다. 회로의 입력 임피던스는 R4를 통해 27k의 최소값으로 고정되어 마이크의 과도한 부하가 발생하지 않도록하기에 충분하며 C2는 회로 입력에서 DC 차단을 활성화합니다.
또한 회로에는 입력 잭에 연결된 부품 네트워크가있어 모든 종류의 부유 전기 노이즈 픽업을 제거하고 추가로 스퓨리어스 피드백으로 인한 가능한 진동을 억제합니다. IC1에 사용되는 장치는 NESS34 또는 NE5534A이며 실제로는 고급 작동 증폭기입니다. NE5534A는 i NE5534보다 약간 우수하지만 두 개의 IC가 최소한의 잡음 및 왜곡 수치를 사용하여 뛰어난 기능을 제공합니다.
C3는 IC1 및 VR1의 출력에서 커플 링 커패시터로 사용됩니다. VR1은 일반적인 팟 게인 컨트롤처럼 작동합니다. 다음으로 신호는 다음 증폭 단계에 연결됩니다. 저항 R6 및 R9는 네거티브 피드백 네트워크를 구성하여 IC2에 대해 10의 폐쇄 루프 전압 이득을 보장합니다. 이를 통해 회로는 약 450의 전체 전압 이득을 달성 할 수 있습니다.
노이즈 효율성과 관련하여 극도의 고성능은 여기에서 중요하지 않으므로 IC2 대신 적절한 연산 증폭기가 작동합니다. 여기서는 TL081CP 연산 증폭기를 사용했지만 LF351과 같은 다른 유형도 잘 작동합니다. 이러한 유형의 BiFET 연산 증폭기는 매우 낮은 크기의 왜곡을 제공합니다.
PCB 설계
구성 요소 레이아웃
Op 앰프 LM382를 사용하는 범용 프리 앰프
아래의 회로도는 IC LM382를 사용하는 기본 범용 오디오 프리 앰프를 보여줍니다. IC LM382는 매우 낮은 노이즈, 낮은 왜곡, 상당히 높은 이득을 제공하며이 회로는 거의 모든 일반 오디오 프리 앰프 회로 애플리케이션에 사용할 수 있습니다.
작동 원리
저항 R2와 커패시터 C6은 이퀄라이제이션을 활성화하는데, 이는 프리 앰프 출력과 반전 입력 사이에서 볼 수 있습니다. 낮은 주파수에서 C6은 높은 임피던스를 포함하여 낮은 피드백 주파수와 높은 전압 이득을 초래합니다. 더 큰 주파수에서 C6의 임피던스는 서서히 감소하여 향상된 네거티브 피드백을 제공하고 옥타브 당 필요한 6dB로 회로 응답을 감소시킵니다.
C6의 임피던스는 R2의 임피던스에 비해 매우 작기 때문에 회로의 피드백 정도 또는 전압 이득에 영향을 미치지 않기 때문에 약 2kHz의 주파수까지만 확장됩니다.
R1과 C4도 피드백 시스템의 일부입니다. C2는 입력 DC 차단 커패시터이고 C3는 소스에서 비 반전 입력 (입력 신호가 결합 된)으로의 표유 신호로 인한 RF 간섭 및 불안정 문제를 방지하는 데 도움이되는 RF 필터 콘덴서입니다.
LM382는 높은 수준의 출력 리플 배제 기능을 제공하지만 입력 신호 레벨이 낮고 전원 라인에 노이즈 변동이 추가 될 가능성이 있기 때문입니다.
IC1은 상당한 양의 전압 이득을 생성하지만 어쨌든 대부분의 hi-fr 증폭기에 필요한 구동 전압의 약 1/10 인 50mV RMS 출력 레벨을 제공합니다.
따라서 Tr1은 약 20dB의 전압 이득을 갖는 공통 이미 터 증폭기 형태로 통합됩니다. R4는 Tr1의 전압 이득을 적절한 수준으로 낮추는 구조적 피드백을 허용하여 더 낮은 수준의 왜곡을 추가로 제공합니다. IC9는 조정 가능한 출력을 얻기 위해 Tr1 출력을 VR1 감쇠기에 연결합니다.
주파수 응답
필터링되지 않은 신호의 경우 기본적으로 트레블 컷 필터를 사용하여 소량의 노이즈 감소를 달성 할 수 있으며 비교적 부드러운 평균 주파수 응답을 얻을 수 있습니다.
이 프로세스는 고음 부스트를 적용하여 구현되지만 적응 된 부스트의 양은 신호의 동적 레벨에 따라 달라집니다. 낮은 신호 간격에서 가장 높고 동적 레벨 신호에서 최대로 0으로 감소합니다.
음악 신호가 입력에 적용될 때 회로는 고음 부스트 응답을 보상하기 위해 다시 동적으로 최적화되는 고음 컷을 활성화합니다.
범용 전치 증폭기 회로에는 R7 및 c8을 사용하는 탑 컷 필터가있어 10kHz 주파수에서 약 5dB의 감쇠를 허용합니다. 이로 인해 높은 신호 레벨에 대해 고주파수를 5dB의 크기로 높일 수 있습니다. 중간 신호 입력의 경우 설계에서 제공하는 주파수 응답은 평평합니다.
기타 프리 앰프 회로
이 기타 프리 앰프 회로의 기본 기능은 표준 일렉트릭 기타와 통합하고 낮은 입력 스트링 신호를 합리적으로 높은 프리 앰프 신호로 올린 다음 원하는 부스트 출력을 위해 더 큰 파워 앰프에 공급할 수 있습니다.
기타 픽업의 출력 신호 주파수는 픽업마다 크게 다른 경향이 있으며 일부는 거의 모든 파워 앰프를 밀어 낼 수있는 매우 높은 전압을 가지고 있지만 일부는 약 30mV 정도의 RMS 전압을가집니다.
기타와 함께 사용할 수있는 명시 적으로 제작 된 앰프는 일반적으로 상대적으로 높은 감도를 가지며 거의 모든 픽업에 안정적으로 사용할 수 있지만 기타 형태의 앰프 (예 : hi-fl 앰프)와 함께 기타를 사용할 때 달성 된 전체 볼륨은 항상 부족한 것으로 간주됩니다.
이 문제를 쉽게 해결할 수있는 방법은 위와 같이 프리 앰프를 사용하여 파워 앰프에 공급하여 신호 주파수 진폭을 높이는 것입니다. 여기에 언급 된 기본 구성은 단위에서 26dB (20 배) 이상으로 매우 다양 할 수있는 전압 이득을 가지고 있으므로 거의 모든 기타 픽업에 거의 모든 파워 앰프에 적합해야합니다.
프리 앰프의 입력 임피던스는 약 50k 여야하며 출력 임피던스는 낮습니다. 따라서 회로는 필요한 경우 낮은 입력 임피던스를 갖는 전력 증폭기에 기타 픽업의 상당히 높은 출력 임피던스를 맞추기 위해 단일 전압 이득을 갖는 기본 버퍼 증폭기로 사용될 수 있습니다.
단일 저잡음 BIFET 연산 증폭기 (IC1)가 장치의 기초로 사용되었으므로 장치가 a를 사용하더라도 주변 왜곡 수준과 약 -70dB 이상의 신호 대 잡음비가 있습니다. 기타와 같은 매우 낮은 출력 악기.
작동 원리
이 설계는 실제로 공급 전압의 약 50 %에서 비 반전 IC1 입력을 바이어스하기 위해 R2 및 R3을 사용하는 일반 연산 증폭기 비 반전 구성 회로입니다.
이것들은 마찬가지로 회로의 입력 임피던스를 약 50k로 설정합니다. R1과 R4는 네거티브 피드백으로 네트워크를 형성하며, R4는 최소값 1C1 반전 제어 신호가 서로 직접 연결되고 회로는 단위 전압 이득을 제공합니다.
R4가 더 높은 저항을 위해 보정됨에 따라 AC 전압 이득은 점차 감소하지만 C2는 DC 차단을 도입하여 DC 전압 이득이 가변적으로 유지되고 증폭기의 출력이 공급 전압의 ½에서 바이어스 된 상태를 유지합니다.
증폭기의 전압 이득은 R1 + R4와 거의 동일하며, R1로 나눈 값은 R4가 가장 높은 값에서 22 배 이상이 될 수 있습니다.
회로의 전류 소비는 9 볼트 공급을 통해 약 2 밀리 암페어이며 30 볼트 공급이 사용될 때 약 2.5 밀리 암페어로 증가합니다.
장치의 유효 전압 공급은 PP3 유형과 같은 소형 9V 배터리입니다. 9V 전원을 사용하는 경우 평균 출력 전압은 약 2V RMS이며 이는 매우 잘 작동합니다.
스트립 보드 PCB 연결 세부 정보 및 구성 요소 레이아웃 다이어그램
부품 목록
고 임피던스 버퍼 증폭기
버퍼 증폭기는 대부분의 응용 분야에서 이상적인 전치 증폭기처럼 작동하지만 전치 증폭기와 함께 신호 입력 단계와 전력 증폭기 단계 사이의 높은 임피던스 버퍼처럼 작동합니다. 이는 특히 이러한 유형의 프리 앰프를 매우 낮은 전류 입력 신호와 함께 사용할 수 있도록하여 다른 저임피던스 유형 프리 앰프를로드 할 여유가 없습니다.
여기에 설명 된 버퍼 증폭기는 일반적으로 1kHz에서 100M 이상의 입력 임피던스를 가지며 입력 임피던스는 해당 지점 아래의 허용 가능한 수준으로 간단히 조정할 수 있습니다. 회로의 전압 이득은 단일성입니다.
작동 원리
위의 그림은 고 임피던스 버퍼 증폭기의 회로 다이어그램을 보여 주며,이 장치는 기본적으로 단일 이득을위한 비 반전 증폭기로 작동하는 작동 증폭기 일뿐입니다. IC1의 출력을 반전 입력에 직접 결합함으로써 시스템에 100 % 네거티브 피드백을 추가하여 매우 높은 입력 임피던스와 함께 필요한 단위 전압 이득을 달성합니다.
즉,이 상황에서 R1 ~ R3을 포함하는 바이어스 회로는 증폭기의 입력 임피던스를 분류하여 회로 전체가 IC1 단독보다 훨씬 작은 입력 임피던스를 제공합니다. 입력 임피던스는 약 2.7 메그 옴이며 대부분의 응용 분야에서 이것으로 충분할 수 있습니다.
그러나 바이어스 저항기의 분로 동작을 제거 할 수 있으며 이것이 C2 커패시터 '부트 스트랩 핑'의 목적입니다. 출력 신호를 세 개의 바이어스 저항 접합부에 연결하므로 입력 전압의 조정은 IC1 출력과 세 개의 바이어스 저항의 교차점에서 동일한 전압 시프트에 의해 균형을 이룹니다.
IC1 역할에서는 기본 741C 연산 증폭기가 사용되며, 앞서 언급했듯이 일반적으로 1kHz에서 100 메가 옴을 초과하는 입력 임피던스를 제공하므로 모든 표준 구현에 매우 적합합니다.
FET 입력 용 연산 증폭기를 사용하여 얻을 수있는 더 높은 입력 임피던스는 실제적으로 중요하지 않으므로이 회로에서 대부분의 FET 입력 시스템에는 몇 가지 단점이 있습니다.
먼저 입력이 열려있을 때 실제로 진동하는 경향이 있습니다 (입력이 장치에 연결되면 진동이 감쇠되고 제거됩니다).
다른 단점은 너무 많은 FET 입력 장치의 입력 전력이 741 IC와 같은 바이폴라 장치보다 상당히 높다는 것입니다. 이러한 션트 동작을 통해 대부분의 주파수에서 입력 임피던스가 감소하는 반면 낮은 저음 및 중간 주파수에서는 입력 임피던스가 더 높아집니다.
이를 위해 상대적으로 낮은 입력 임피던스 (예 : 권장 충전 임피던스가 100kohm 및 Mohm 인 픽업이 필요함)를 달성하는 한 가지 방법은 C2를 제거하고 R1의 양을 R3으로 변경하여 달성하는 것입니다. 원하는 입력 임피던스.
부품 목록
PCB 레이아웃
2.5mV 신호용 Op 앰프 프리 앰프
이 특정 연산 증폭기 프리 앰프 회로는 매우 민감하며 2.5mV에서 100mV까지 신호를 증폭 할 수 있습니다. 실제로 오래된 RIAA 프리 앰프 개념에서 파생되었습니다.
초기에는 자석 또는 고전압의 가동 코일 카트리지의 출력이 일반적으로 2.5 ~ 10 밀리 볼트 범위 였으므로 픽업이 전력 증폭기와 균형을 이룰 수 있습니다 (이 경우 수백 밀리 볼트의 출력 신호가 필요할 수 있음). RMS).
마그네틱 및 무빙 코일 카트리지의 출력이 옥타브 당 6dB로 상승하더라도 녹음 프로세스 중에 적절한 이퀄라이제이션이 포함되어야했기 때문에 이퀄라이제이션이 필요하지 않습니다.
그럼에도 불구하고 이퀄라이제이션은 녹음 과정에서베이스 컷과 트레블 부스트가 조정과 함께 사용되기 때문에 여전히 필요하며, 주파수 응답은 종종 픽업 출력의 6dB 옥타브 증가와 상쇄됩니다.
불필요하게 저주파 그루브 변조를 중지하기 위해베이스 컷을 포함해야했으며 트리플 부스트 (재생시 트리플 컷 포함)는 간단하지만 효율적인 소음 감소 기능을 제공합니다.
위의 그림은 실제로 이와 같은 고감도 프리 앰프를 성공적으로 구현하는 데 필요한 필수 매개 변수를 보여주는 전형적인 오래된 RIAA 프리 앰프 회로의 주파수 응답 그래프입니다.
회로 작동 방식
실제 사용에서 RIAA 이퀄라이제이션 증폭기는 일반적으로 장치 사양이 비판적으로 고려되지 않았지만 완벽한 응답에서 약간 벗어납니다.
그러나 실제로는 6 개의 저항 커패시터 세트로 구성된 간단한 이퀄라이제이션 네트워크에서도 일반적으로 1 ~ 2dB 이하의 최대 오차가 발생하는데, 이는 실제로 괜찮아 보입니다.
R2, R3은이 왜곡 전압을 IC1에 연결하는 데 사용됩니다. R2. C2는 전원 공급 장치의 왜곡이나 험을 필터링하여 간섭이 증폭기 피드에 추가되는 것을 방지합니다.
높은 R3 값은 회로에 높은 입력 임피던스를 제공하지만 R4에 의해 약 47k의 필요한 레벨로 전송됩니다.
몇 가지 다른 픽업은 100k의 부하 장벽을 나타낼 수 있으므로 이전 픽업에서와 같이 입력 신호를 통해 장치를 구현하려면 R4를 100k로 늘려야합니다.
증폭기의 높은 입력 임피던스는 회로의 저음 응답을 희생하지 않고 매우 작은 부품 값을 C3에 사용할 수 있도록합니다.
이 장치가 정상적인 작동 프로세스를 시작하자마자 입력 픽업 신호 스위치 ON에서 상당한 수준의 전류 서지를 제거하므로 유리합니다.
IC1을 통한 주파수 선택적 네거티브 피드백은 필요한 주파수 응답 조정을 제공합니다.
중간 주파수에서 R5와 R7은 회로 이득의 주요 결정 요소이지만, 저주파 주파수에서 C6은 음의 피드백을 최소화하고 필요한 이득을 높이기 위해 R5의 상당한 임피던스를 추가합니다.
마찬가지로 C5의 임피던스는 R5의 임피던스에 비해 고주파에서 작으며 C5 션팅의 영향은 더 큰 피드백과 필요한 고주파 롤오프로 이어집니다.
회로는 중간 오디오 주파수에서 50db 이상의 전압 이득을 생성하기 때문에 출력은 약 2.5mV RMS의 입력 신호와 함께 사용되는 경우에도 표준 파워 앰프를 실행할 수있을만큼 충분히 높아집니다.
회로는 약 9 ~ 30V 사이의 전압에서 전력을 공급 받지만 합리적인 과부하 비율을 가능하게하려면 상당히 높은 공급 전위 (약 20 ~ 30V)로 작동하는 것이 좋습니다.
회로에 높은 출력 신호가 적용되지만 대략 9V의 공급 전압 만있는 경우에는 최소한의 과부하가 발생할 수 있습니다.
부품 목록
PCB 레이아웃
이전 : 실험실 전원 공급 장치 회로 Next : MOSFET 전력 증폭기 회로 설계 방법 – 매개 변수 설명
