Emitter Coupled Logic : 회로, 작동, OR/NOR 게이트 및 그 응용

ECL(이미터 결합 논리)은 1956년 8월 Hannon S. Yourke에 의해 IBM에서 처음으로 발명되었습니다. 이 논리는 현재 모드 논리라고도 하며 IBM 7090 & 7094의 컴퓨터에서 사용됩니다. ECL 제품군은 디지털 논리 가족들. 일반적으로 이 로직 제품군은 1ns 미만의 전파 지연을 제공합니다. 바이폴라 접합 트랜지스터를 기반으로 하는 로직 제품군입니다. 기존의 논리 시스템을 설계하는 데 사용할 수 있는 가장 빠른 논리 제품군 회로입니다. 이 문서에서는 이미 터 결합 논리 회로 , 응용 프로그램 작업.

이미 터 결합 논리 란 무엇입니까?

이미 터 결합 논리가 최고입니다. BJT - 기존 논리 시스템 설계에서 사용되는 기반 논리 제품군. 때로는 초고속 디지털 기술인 전류 모드 논리라고도 합니다. 일반적으로 ECL은 매우 작은 전압 스윙을 사용하고 트랜지스터가 포화 영역에 들어가는 것을 방지하여 고속 동작을 달성하는 가장 빠른 로직 IC로 간주됩니다.

ECL의 구현은 PECL 또는 포지티브 참조 ECL로 알려진 포지티브 공급 전압을 사용합니다. 초기 ECL 게이트에서는 노이즈 내성으로 인해 음의 전압 공급이 사용됩니다. 그 후, 포지티브 참조 ECL은 TTL 로직 제품군에 비해 더 호환 가능한 로직 레벨로 인해 매우 유명해졌습니다.

이미 터 결합 로직은 엄청난 양의 정적 전력을 소비하지만 전체 전류 소비는 CMOS 고주파에서. 따라서 ECL은 주로 클록 분배 회로 및 고주파 기반 애플리케이션에 유용합니다.

이미터 결합 논리 기능

ECL의 기능으로 인해 많은 고성능 기반 응용 프로그램에서 사용됩니다.

• ECL은 회로의 작동이 차동 증폭기를 기반으로 하기 때문에 항상 서로를 보완하는 두 개의 출력을 제공합니다.
• 이 로직 제품군은 로직 레벨이 저항 비율의 함수이기 때문에 주로 모놀리식 제조 방법에 적합합니다.
• ECL 제품군의 장치는 외부 인버터를 사용하지 않고 제안된 기능의 올바른 보완 출력을 생성합니다. 결과적으로 패키지 수와 전력 요구량을 줄이고 시간 지연으로 인해 발생하는 문제를 줄입니다.
• 차동 증폭기 설계의 ECL 장치는 광범위한 성능 유연성을 제공하므로 ECL 회로를 디지털 및 선형 회로로 모두 사용할 수 있습니다.
• ECL 게이트의 설계는 일반적으로 높고 낮은 입력 임피던스를 가지므로 큰 팬아웃과 드라이브 기능을 달성하는 데 매우 도움이 됩니다.
• ECL 장치는 전원 공급 장치에서 정전류 드레인을 생성하여 전원 공급 장치 설계를 단순화합니다.
• 개방형 이미터 출력을 포함하는 ECL의 장치는 단순히 전송 라인 구동 용량을 포함하도록 허용합니다.

이미 터 결합 논리 회로

저항과 트랜지스터로 설계된 인버터의 이미 터 결합 논리 회로가 아래에 나와 있습니다. 이 회로에서 두 트랜지스터의 이미 터 단자는 트랜지스터가 포화 상태로 들어가는 것을 방지하는 데 사용되는 전류 제한 저항 RE에 간단히 연결됩니다. 여기서 트랜지스터의 출력은 이미 터 단자 대신 콜렉터 단자에서 가져옵니다. 이 회로는 Vout(반전 출력)과 Vout2(비반전 출력)의 2개의 출력과 Vin과 같이 high 또는 low 입력이 주어지는 입력 단자를 제공합니다. +Vcc = 5V.

이미 터 결합 논리는 어떻게 작동합니까?

이미 터 결합 논리의 작동은 HIGH 입력이 ECL 회로에 주어질 때마다 'Q1'트랜지스터를 ON으로 만들고 Q2 트랜지스터를 OFF로 만들지만 Q1 트랜지스터는 포화되지 않는다는 것입니다. 따라서 이것은 VOUT2 출력을 HIGH로 끌어오고 VOUT1 출력 값은 R1 내의 강하로 인해 LOW가 됩니다.

유사하게, ECL에 주어진 VIN 값이 LOW일 때, Q1 트랜지스터를 OFF로 만들고 Q2 트랜지스터를 ON으로 만들 것입니다. 따라서 Q2 트랜지스터는 포화 상태로 이동하지 않습니다. 따라서 VOUT1 출력은 HIGH 값으로 풀링되고 VOUT2 출력 값은 R2 저항 내에서 강하하기 때문에 낮아집니다.

전압이 인가될 때 트랜지스터 Q1과 Q2가 어떻게 켜지고 꺼지는지 봅시다.

이 회로에서 Q1 및 Q2와 같은 두 개의 트랜지스터는 공통 이미 터 저항에 의해 차동 증폭기로 연결됩니다.

이 예제 회로의 전압 공급은 VCC = 5.0, VBB = 4.0 및 VEE = 0V입니다. 입력 HIGH 및 LOW 레벨 값은 간단히 4.4V 및 3.6V로 정의됩니다. 실제로, 이 회로는 0.6볼트 더 높은 LOW 출력 및 HIGH 레벨을 생성합니다. 그러나 이것은 실제 ECL 회로 내에서 수정됩니다.

Vin이 HIGH이면 Q1 트랜지스터가 켜지지만 포화되지 않고 Q2 트랜지스터가 꺼집니다. 따라서 VOUT2와 같은 출력 전압은 R2 저항을 통해 5V로 풀링되고 R1 저항 양단의 전압 강하는 약 0.8V이므로 VOUT1 = 4.2V(LOW)임을 알 수 있습니다. 또한 트랜지스터 Q1이 완전히 켜졌을 때 VE = VOUT1 – VQ1 => 4.2V – 0.4V = 3.8V입니다.

Vin이 낮으면 Q2 트랜지스터가 켜지지만 포화되지 않고 Q1 트랜지스터가 꺼집니다. 따라서 VOUT1은 R1 저항을 사용하여 5.0V로 풀링되고 VOUT2는 4.2V임을 알 수 있습니다. 또한 트랜지스터 Q2가 켜짐에 따라 VE => VOUT2 – VQ2 => 4.2V – 0.8V => 3.4V입니다.

ECL에서 두 트랜지스터는 t로 포화 상태에 있지 않습니다. 그는 입력 / 출력 전압 스윙이 0.8v와 같이 상당히 작습니다. 입력 임피던스는 높고 출력 저항은 낮습니다. 이렇게 하면 ECL이 전파 지연 시간을 줄이면서 더 빠르게 작동할 수 있습니다.

2개의 입력 이미터 결합 논리 OR/NOR 게이트 회로

2개의 입력 이미터 결합 논리 OR/NOR 게이트 회로는 아래와 같습니다. 이 회로는 위의 인버터 회로를 수정하여 설계되었습니다. 수정은 입력측에 추가 트랜지스터를 추가하는 것입니다.
이 회로의 작동은 매우 간단합니다. Q1 및 Q2 트랜지스터 모두에 적용된 입력이 낮으면 output1(Vout1)을 HIGH 값으로 만듭니다. 따라서 이 Vout1은 NOR 게이트의 출력에 해당합니다.

동시에 Q3 트랜지스터가 켜지면 두 번째 출력(Vout2)이 HIGH가 됩니다. 따라서 이 Vou2 출력은 OR 게이트 출력에 해당합니다.

같은 방식으로 Q1 및 Q2 트랜지스터 입력이 모두 HIGH이면 Q1 및 Q2 트랜지스터가 켜지고 VOUT1 단자에서 낮은 출력을 제공합니다.

이 작업 동안 Q3 트랜지스터가 꺼지면 VOUT2 단자에서 높은 출력을 제공합니다. 따라서 OR/NOR 게이트의 진리표는 아래와 같습니다.

이미 터 결합 논리 특성

ECL의 특징은 다음과 같습니다.

• TTL과 비교하여 ECL은 0.5~2ns 범위의 더 빠른 전파 시간을 갖습니다. 그러나 이미 터 결합 논리 전력 손실은 30mW와 같은 TTL에 비해 높습니다.
• ECL의 I/O 전압은 0.8과 같이 작은 스윙을 한다.
• ECL의 입력 임피던스는 높고 출력 저항은 낮습니다. 결과적으로 트랜지스터는 상태를 매우 빠르게 변경합니다.
• ECL 팬아웃 용량은 높고 게이트 지연은 낮습니다.
• ECL의 o/p 로직은 LOW에서 HIGH 상태로 변경되지만 이러한 상태에 대한 전압 레벨은 TTL과 EC 간에 다양합니다.
• ECL의 노이즈 내성은 0.4V입니다.

장점과 단점

그만큼 이미 터 결합 논리의 장점 아래에서 논의됩니다.

• ECL의 팬아웃은 25로 TTL에 비해 우수하고 CMOS에 비해 낮습니다.
• ECL의 평균 전파 지연 시간은 1~4ns로 CMOS 및
• TTL. 따라서 가장 빠른 논리 제품군이라고 합니다.
• 이미터의 BJT가 결합된 경우 논리 게이트 활성 영역에서 작동하면 모든 논리 제품군에 비해 최대 속도를 갖습니다.
• ECL 게이트는 보완 출력을 생성합니다.
• 전류 스위칭 스파이크는 전원 공급 장치 리드에 없습니다.
• 출력은 함께 결합되어 유선 OR 기능을 제공할 수 있습니다.
• ECL의 매개변수는 온도에 따라 크게 변하지 않습니다.
• 아니. 하나의 칩에서 접근할 수 있는 기능의 비율이 높습니다.

그만큼 이미 터 결합 논리의 단점 아래에서 논의됩니다.

• 노이즈 마진(±200mV)이 극히 적습니다.
• 다른 논리 게이트에 비해 소비 전력이 높습니다.
• 다른 논리 제품군과 인터페이스하려면 레벨 시프터가 필요합니다.
• 팬아웃은 용량성 부하를 제한합니다.
• 비교하자면 TTL , ECL 게이트는 비싸다.
• CMOS 및 TTL에 비해 ECL 노이즈 내성이 최악입니다.

애플리케이션

이미 터 결합 논리의 응용 프로그램은 다음과 같습니다.

• 이미터 결합 로직은 광섬유 트랜시버 인터페이스, 이더넷 및 ATM(비동기 전송 모드) 네트워크와 같은 초고속 통신 장치 내에서 로직 및 인터페이스 기술로 사용됩니다.
• ECL은 상대적으로 작은 전압 스윙을 사용하고 트랜지스터가 포화 영역으로 이동하는 것을 방지함으로써 고속 작동을 달성할 수 있는 BJT 기반 로직 제품군입니다.
• ECL은 IBM 360/91 내에서 ASLT 회로를 만드는 데 사용됩니다.
• ECL은 단일 종단 바이어스 i/p 및 1차 및 2차 트랜지스터 사이의 포지티브 피드백을 사용하여 인버터 기능을 달성함으로써 스택형 트랜지스터의 활용을 방지합니다.
• ECL은 초고속 전자 제품에 사용됩니다.

따라서 이것은 이미터 결합 로직 개요 또는 ECL – 회로, 작동, 기능, 특성 및 응용 프로그램. ECL은 다른 디지털 로직 제품군에 비해 BJT 기반의 가장 빠른 로직 제품군입니다. 작은 전압 스윙을 사용하고 트랜지스터가 포화 영역으로 이동하는 것을 방지하여 최대 속도 작동을 달성합니다. 이 로직 제품군은 놀라운 1ns 전파 지연을 제공하며 최신 ECL 제품군에서는 이 지연이 감소합니다. 여기 질문이 있습니다. ECL의 대체 이름은 무엇입니까?