오디오 딜레이 라인 회로 – 에코, 리버브 이펙트 용

오디오 지연 라인은 최종 오디오 출력이 특정 기간 (보통 밀리 초 단위)만큼 지연 될 때까지 특정 오디오 신호가 일련의 디지털 저장 단계를 통과하는 기술입니다. 이 지연된 오디오 출력이 원래 오디오로 피드백되면 놀랍도록 향상된 오디오가 생성됩니다. 이는 더욱 풍부하고 볼륨이 높으며 에코 및 리버브와 같은 기능으로 가득 차 있습니다.

개요

실내에서 재생되는 음악의 청취 경험은 실내의 인테리어에 따라 크게 달라집니다.

방 내부가 많은 현대적인 장식과 유리창으로 가득 차 있다면 음악에 너무 많은 에코 효과를 만들 수 있습니다.

반면에 방에 무거운 커튼, 쿠션이있는 가구 등과 같은 패브릭 기반 요소가 많이 포함 된 경우 음악은 모든 에코 및 리버브 효과를 잃는 경향이 있으며 매우 둔하고 흥미롭지 않게 들릴 수 있습니다.

후자의 경우 커튼, 베개, 쿠션, 소파 세트를 모두 버리고 버리거나 제안 된 오디오 딜레이 라인 회로를 선택하여 좋아하는 음악을 희생하지 않고 자연스럽게 음악의 분위기를 복원 할 수 있습니다. 인테리어.

이 회로를 통해 실제로 에코 (오디오 신호 시간 지연)와 잔향 (반사 후)을 생성하고 훨씬 풍부한 오디오를 얻을 수 있습니다.

얼마 전까지 만해도 오디오 신호 지연을 얻는 유일한 기술은 매우 값 비싼 전자 장치를 사용하는 것이 었습니다. 오늘날 우리는 개인 지연 시스템을 매우 저렴하게 구성 할 수있는 'bucket-brigade'라는 새로운 형태의 IC가 있습니다.

오디오 소스와 프리 앰프 사이 또는 프리 앰프와 파워 앰프 사이에 부착 된이 개념은 대부분의 홈 뮤직 시스템의 사운드를 풍부하게 할 수있는 가변 신호 에코를 제공합니다.

회로를 약간 수정하면이 아이디어를 페이저 / 플랜저로 추가로 적용 할 수 있으므로 사용자는 녹음 응용 프로그램과 전문가가 사용하는 일렉트릭 기타에 대한 음향 효과를 얻을 수 있습니다.

버킷 브리 게이드 IC는 단일 14 핀 패키지에 2 개의 512 스테이지 레지스터로 구성된 MOS 형 시프트 레지스터입니다.

오디오 신호가 버킷-여단 설계의 입력에 공급되고 클록 발생기로 구동되는 관련 IC가 출력에 최종적으로 도달 할 때까지 오디오 신호가 단계별 방식으로 단계적으로 이동하도록합니다. 의도 된 지연.

지연 라인 회로의 블록 다이어그램은 다음과 같습니다.

이 지연된 신호가 원래 신호로 피드백 (재순환)되면 잔향 효과가 시뮬레이션됩니다.

실시간 분위기를 전달하는 것 외에도 버킷-여단 회로는 모노 오디오 소스에서 합성 스테레오 사운드를 생성하는 모든 오디오 시스템과 함께 구현 될 수 있으며, 이는 '이중 보이싱'및 '페이저 / 플랜지'에 대한 유용한 옵션입니다.

버킷 여단이란?

'버킷 여단'이라는 용어는 화재 위험과 싸우기 위해 물통을 나눠주는 사람들을 연상시킵니다.

버킷 여단 아날로그 시프트 레지스터는 동일한 방식으로 작동하므로 이름이 같습니다.

반면 시프트 레지스터를 사용하면 커패시터는 PMOS IC에 직접 연결된 '버킷'을 나타냅니다. 모든 단일 칩에는 이러한 커패시터가 1000 개를 초과 할 수 있습니다 (단일 커패시터와 스테이지 당 두 개의 MOS 트랜지스터).

전달되는 요소는 실제로 한 단계에서 다음 단계로의 전하 패킷입니다. 물통 안팎으로 물을 동시에 고르게 넣는 것은 쉽지 않다는 것을 알고 있습니다.

같은 방식으로 커패시터를 동시에 충전 및 방전하는 것은 쉽지 않습니다. 이 문제는 시프트 레지스터와 한 쌍의 위상이 다른 클록 주파수를 통해 해결됩니다.

첫 번째 시계가 높은 기간 동안 '홀수'수치가있는 버킷은 '짝수'수치가있는 후속 버킷으로 버려집니다. 두 번째 높은 시계가 도착하자마자 짝수 버킷은 다음의 연속 홀수 버킷으로 버려집니다.

이렇게하면 개별 요금이 한 번에 한 단계 씩 라인을 가로 질러 이동합니다.

위의 이미지는 MN3001 아날로그 시프트 레지스터의 4 가지 표준 단계를 개략적으로 나타낸 것입니다.

각 MN3001 IC는 두 개의 512 단계 시프트 레지스터로 구성됩니다. 단계 A와 C는 특정 클록에 연결되고 단계 B와 D는 홀수 / 짝수 관계를 전달하기 위해 다른 클록에 연결된다는 점을 기억하십시오.

지연 라인 회로의 작동 방식

다음 회로도는 오디오 지연 라인에 대한 전체 회로도를 보여줍니다.

실제로 오디오 신호에 지연을 생성하면 다양한 흥미로운 오디오 효과가 생성됩니다. 가장 눈에 띄는 것은 에코 효과의 시뮬레이션입니다.

그러나 버킷 여단에서 생성 된 지연은 일반적으로 이산 에코로 인식 되기에는 매우 작습니다.

감소 된 게인으로 지연된 신호를 반복하면 잔향 공간에서 에코의 건강한 감쇠를 모방 할 수 있습니다.

지연된 신호의 재순환을 통해 특정 이득을 도입함으로써 음악에 대해 부 자연스러운 '도어 스프링'결과를 생성 할 수 있습니다.

악기 신호 또는 음성 트랙에 30 또는 40ms 지연을 유발하고 지연된 신호를 원래 신호로 다시 밀어 넣으면 출력 오디오가 더 볼륨있게 생성되고 초기 음성 또는 음악적 깊이보다 더 많은 느낌을줍니다.

이런 종류의 대중적인 접근 방식을 '더블 보이싱'이라고합니다. 잘 알려진 또 다른 짧은 지연 효과는 '위상'또는 '릴 플랜지'라는 기술을 통해 발생하는 독특한 소리의 형태 일 수 있습니다.

제목은 테이프 레코더를 사용하여 시간 지연을 생성 한 원래 실험에서 비롯되었으며 테이프 공급 릴의 바깥 쪽을 숙련 된 손으로 문질러 음향 효과를 생성하기 위해 지연을 변경했습니다.

오늘날이 효과는 원래 신호에서 지연된 신호를 더하거나 빼면서 신호를 0.5 ~ 5ms 지연시키는 디지털 기술을 통해 전적으로 개발 될 수 있습니다.

페이저 / 플랜저 설정에서 파장이 시간 지연과 동일한 주파수 및 고조파는 완전히 종료되고 다른 모든 주파수는 강화됩니다.

이러한 방식으로 노치 사이의 주파수를 갖는 콤 필터는 아래와 같이 클럭 주파수를 변경하여 수정됩니다.

그 결과 드럼, 심벌즈 및 보컬 주파수와 같은 비음 조 오디오에 도입 된 음색 개선이 이루어집니다.

페이저 / 플랜저 모드를 사용하면 모노 포닉 오리진에서 스테레오 포닉 신호를 복제 할 수 있습니다. 이를 위해 지연된 신호를 도입하여 추출 된 위상 출력은 한 채널로 전송되고 지연된 신호를 빼서 추출 된 출력은 반대쪽으로 전송됩니다.

청중에게는 위상 효과가 상쇄되어 귀에 좋은 합성 스테레오 효과를 제공합니다.

의심 할 여지없이 설계의 주요 요소는 아날로그 신호를 직접 합성 할 수있는 버킷-여단 IC입니다. 회로에는 값 비싼 아날로그-디지털 및 디지털-아날로그 변환기가 포함되지 않습니다.

플립 플롭의 클럭 펄스가 버킷 브리 게이드 IC에 공급 되 자마자 입력에 존재하는 DC 전원이 레지스터로 전송됩니다. 이산 비트는 순차적 인 클록 펄스를 통해 단계적으로 이동하여 결국 256 개 펄스 후에 라인 끝에 도달하여 출력 신호를 전달합니다.

출력 파형은 저역 통과 필터와 입력에 존재했지만 클록 주파수주기의 256 배 지연된 모든 중복 신호로 정리됩니다.

예를 들어, 클록 주파수가 100kHz 인 경우 지연은 256 x 1 / 100,000 = 2.56ms가 될 수 있습니다. 입력에서 음악 신호의 샘플링 속도가 클럭 주파수에 따라 달라진다는 점을 고려할 때, 50 % 낮은 클럭 주파수의 추정 한계는 효과적으로 전송할 수있는 최대 오디오 주파수가 될 수 있습니다.

그럼에도 불구하고 실제 생활의 제약으로 인해 클록 주파수의 1/3이보다 현실적인 설계 목표로 보일 수 있습니다. 직렬로 연결된 회로의 더 높은 잡음이 대역폭의 상승을 능가 할 수 있지만 회로는 순차적으로 연결되거나 계단식으로 연결되어 증가 된 클럭 속도에서 더 긴 시간 지연을 제공 할 수 있습니다.

지연 모드에서는 2 개의 시프트 레지스터가 직렬로 연결되어 클럭 주파수를 2 배 더 사용할 수 있습니다.

이를 통해 각 시프트 레지스터에 대한 대역폭의 2 배가 매우 동일한 시간 지연에 대해 프로그래밍 될 수 있습니다. 이 이중 대역폭 모드에서도 40ms 지연에 필요한 클럭 주파수는 대역폭을 3750Hz의 최대 입력 신호로 제한합니다. 이는 대부분의 음악 장비에는 충분하지 않지만 음성 주파수에는 충분 해 보입니다.

지연된 전송이 원래 신호로 구현되는 많은 애플리케이션에서 원래 신호 입력에 포함 된 고주파 신호로 인해 대역폭 감소가 숨겨 질 수 있습니다. 정상적인 신호 감쇠를 보상하기 위해 8.5dB 증폭기가 시프트 레지스터 사이에 사용됩니다.

페이저 / 플랜저 모드에서 필요한 최대 지연은 약 5ms이며, 이는 대역폭을 희생하지 않고 단일 시프트 레지스터를 사용하기에 충분히 작습니다.

결과적으로 두 번째 시프트 레지스터는 S / N 비율을 향상시키기 위해 첫 번째 시프트 레지스터와 병렬로 연결됩니다. 신호 주파수는 동 위상으로 적용되고 노이즈 신호는 무작위로 추가 및 공제됩니다.

Phasor / Flanger

페이저 / 플랜저 설계의 블록 다이어그램은 다음 다이어그램에 나와 있습니다.

페이저 / 플랜저의 개략도는 다음과 같습니다.

각 시나리오에서 쿼드 NOR 게이트 IC4는 지정된 클록 속도 주파수의 두 배에서 작동하는 불안정한 멀티 바이브레이터처럼 조작됩니다.

IC4 출력은 FIFTY PERCENT 듀티 사이클로 몇 가지 기여 (서로 180 ° 위상차) 출력 클록 신호를 제공하는 플립 플롭 IC5와 연결됩니다.

이 펄스는 IC2의 시프트 레지스터에 대한 클럭 입력으로 작동합니다. 저항 R16은 주파수를 결정하며 지연 회로에서 고정 속도입니다.

클럭 주파수는 페이저 / 플랜저의 지정된 커넥터를 통해 병렬로 더 많은 저항을 추가하여 원하는대로 변경할 수 있습니다.

오디오 입력 신호는 IC3 및 1/2 IC1이 사용되는 7 극의 저역 통과 필터 단계를 통해 처리됩니다. 필터는 튜닝 된 주파수에서 42dB / 옥타브의 전체 감쇠를 보장합니다.

예를 들어 필터를 5000Hz로 튜닝하면 10,000Hz 신호가 100 : 1보다 크게 감쇠됩니다.

필터가 고 이득 연산 증폭기로 작동하는 동안 극당 6dB / 옥타브 속도로 롤오프하기 전에 출력을 최대화 할 수 있습니다. 이러한 종류의 필터를 '저 감쇠'라고합니다.

저 감쇠 및 과감 쇠 (RC) 필터 단계의 균형을 적절하게 선택하면 튜닝 주파수에서 3dB을 낮추기 위해 의도 한 통과 대역에서 평탄한 응답을 갖는 필터를 쉽게 구성 할 수 있습니다. 극 수의 6dB 배의 롤오프 속도.

이것이 바로이 기사에 제시된 딜레이 라인 및 페이저 / 플랜저 디자인에서 구현 된 것입니다. 필터에 대한 저항 값을 식별하려면 일반적으로 상당한 양의 통계 작업이 필요합니다.

작업을 더 쉽게하기 위해 필터 저항 값 표에서 적절한 저항 값을 선택할 수 있습니다.

이 표를 활용하여 특히 지연 라인 회로에 대한 저항 값을 선택하십시오. (그림 4에 제공된 필터 저항 값과 관련 BOM은 페이저 / 플랜저에 대해 15kHz에서 출력이 3dB 낮아져 향상된 5ms 지연을 제공합니다.)

전원 공급

부품 목록

C12-470µF, 35V
C13, C15, C16-0.01uF 디스크 커패시터, C14-100pF 디스크 커패시터
C17-33µF, 25V

D1, D2-IN4007
D3 -1N968 (20V) 제너 다이오드
F1 -1/10-암페어 퓨즈
IC6 -723 정밀 전압 조정기

모든 저항은 I / 4 와트 5 % 허용 오차입니다.

R17-1k
R18-1M

RI9-10 옴
R20-8.2k 옴
R21-7.5k 옴
R22-33k 옴
R23-2.4k

오디오 지연 라인의 전원 공급 회로는 위 이미지에 나와 있습니다. 전압 조정기 IC6 주변에 구축되어 1 차 15V 공급 출력을 크랭크 아웃합니다. 시프트 레지스터에는 각 +1 및 +20 볼트의 소스가 포함됩니다.

+ 20V 레일은 제너 다이오드 D3를 사용하여 획득하고 + 1V 라인은 R22 및 R23 주위에 구성된 전압 분배기에서 나옵니다.

연산 증폭기가 단일 종단 전원을 통해 구동되기 때문에 이러한 장치의 회로에서 10.5V 전압 라인 기능을 기준으로하는 것이 필수적입니다.

구성

실제 치수 에칭 및 드릴링 매뉴얼은 두 회로 레이아웃에 대해 매우 동일하지만 필요에 따라 다른 방식으로 배선되어 아래 그림에 나와 있습니다.

PCB에 부품을 장착하기 전에 다양한 점퍼 링크를 슬롯에 삽입하고 납땜해야합니다. 그런 다음 선호하는 작동 모드에 따라 위에서 지정한대로 보드를 연결합니다.

모든 반도체 장치와 전해 콘덴서의 핀 방향에주의하여 올바르게 삽입하십시오.

MOS 장치는 정전기에 민감하고 손가락에 발생하는 정전기에 의해 손상 될 수 있으므로 조심스럽게 잡고 조립하십시오. IC를 PCB에 똑바로 삽입하거나 IC 소켓을 사용할 수도 있습니다.

제안 된 오디오 지연 라인 회로의 주요 사양