IC 4040은 기술적으로 12 단계 바이너리 리플 카운터 칩으로, 간단히 말해서 클록 입력에 적용되는 모든 펄스에 응답하여 계산 된 지연 주파수 출력을 생성하는 장치입니다. 이 지연은 2 ^ (n)의 비율로 증가합니다. 여기서 n은 출력 시퀀스의 핀아웃 순서입니다.

주요 기술 사양

IC의 주요 기능 및 사양은 다음과 같이 이해할 수 있습니다.

2 ^ (n) 비율로 입력 클록을 나누는 완전 버퍼링 된 12 개의 출력. 여기서 n = Q0에서 Q11까지 시작하는 핀아웃 순서.

위의 출력 시퀀스는 클럭 입력 CP 핀아웃에 적용된 클럭의 모든 하강 에지에 대한 응답으로 발생합니다. IC는 상대적으로 느리게 떨어지는 클록 펄스에도 효과적으로 반응합니다.

하이 로직이 적용될 때 모든 출력을 0으로 재설정하는 단일 비동기 마스터 리셋 (MR) 입력으로, 일정한 로우 로직을 사용하면 IC가 활성 상태를 유지할 수 있습니다.

“GPS 네비게이션 시스템은 어떻게 작동합니까 ”

IC는 3V의 낮은 Vdd로 완벽하게 작동하고 약 15V의 전압에서도 일정한 작동 특성을 유지합니다.

IC 4040을 초과해서는 안되는 매개 변수를 살펴 보겠습니다.

공급 전압 (Vdd) = 일반적으로 3V에서 15V 사이, 18V가 최대 한계입니다.
입력 전압 (Vi) = CP, MR 등과 같은 입력에 적용될 수있는 전압은 일반적으로 Vdd 미만이거나 최대 = Vdd + 0.5V 여야합니다.
많은 출력과 각 출력이 관련되어 있으므로 최적의 작동 전류 요구 사항 = 50mA

핀아웃 세부 정보

위의 다이어그램은 IC 4040의 핀아웃 구성을 나타내며 다음과 같이 평가할 수 있습니다.

“브리지 정류기 AC에서 DC로 ”

핀아웃 Q0 ~ Q11은 IC의 출력입니다.

Vss는 접지 핀입니다.
Vdd는 포지티브 핀입니다.
MR은 재설정 핀아웃입니다.
CP는 클럭 입력입니다.

타이밍 순서

이제 IC 4040의 출력 타이밍 시퀀스를 분석해 보겠습니다. 다음 다이어그램에서 볼 수 있듯이 다음 세부 정보를보고 이해할 수 있습니다.

MR 입력이 높으면 IC 출력은 응답을 생성하지 않습니다. 로우가되는 즉시 IC는 CP 입력에서 입력 클록에 응답하고 카운팅을 시작합니다.

첫 번째 출력 핀 Q0은 CP에서 2 ^ (n) 클럭 후에 하이가됩니다. 즉 = 2 ^ (0) = 1입니다. 즉, Q0은 첫 번째 펄스의 하강 에지에서 높아지고 후속 시계 등.
마찬가지로 Q1은 2 ^ (1) = 2 이후에 높아집니다. 즉, 두 번째 클록의 하강 에지가 감지되는 즉시 높아지고 4 번째 후속 클록의 하강 에지에서 낮아지는 식입니다.

똑같이 Q2는 2 ^ (2) = 4 번째 클럭의 하강 에지 이후에 높고 낮습니다.

위의 시퀀스는 CP에서 지속되는 클록 입력에 대한 응답으로 Q11까지 계속됩니다.

즉, CP가 1Hz 펄스로 클럭된다고 가정하면 Q11은 2 ^ 11 초 후 또는 대략 34 분에 해당하는 2048 초 후 하이가됩니다. 단순히 클럭 입력을 초 또는 분 단위.