패리티 생성기 및 패리티 검사기의 주요 기능은 데이터 전송 오류를 감지하는 것이며이 개념은 1922 년에 도입되었습니다. RAID 기술에서 패리티 비트와 패리티 검사기는 데이터 손실을 방지하는 데 사용됩니다. 패리티 비트는 전송 측에서 '0'또는 '1'로 설정되는 추가 비트로 단일 비트 오류 만 감지하는 데 사용되며 오류를 감지하는 가장 쉬운 방법입니다. 오류를 감지하는 데 사용되는 오류 감지 코드에는 패리티, 링 카운터, 블록 패리티 코드, 해밍 코드, 2 진법 등 다양한 유형이 있습니다. 패리티 비트, 패리티에 대한 간략한 설명 발전기 검사기는 아래에 설명되어 있습니다.
패리티 비트 란?
정의: 패리티 비트 또는 검사 비트는 특정 코드가 패리티에 있는지 여부를 확인하기 위해 이진 코드에 추가 된 비트입니다. 예를 들어 코드가 짝수 패리티인지 홀수 패리티인지 여부는이 검사 비트 또는 패리티 비트로 확인됩니다. 패리티는 1의 수일 뿐이며 짝수 비트와 홀수 비트 인 두 가지 유형의 패리티 비트가 있습니다.
홀수 패리티 비트에서 코드는 홀수 1의 숫자 여야합니다. 예를 들어 5 비트 코드 100011을 사용합니다.이 코드는 우리가 가져온 코드에 1이 3 개 있기 때문에 홀수 패리티라고합니다. . 짝수 패리티 비트에서 코드는 짝수 1이어야합니다. 예를 들어 6 비트 코드 101101을 사용합니다.이 코드는 우리가 가져온 코드에 1이 4 개 있기 때문에 짝수 패리티라고합니다.
패리티 생성기 란 무엇입니까?
정의: 패리티 생성기는 송신기의 조합 회로이며 원본 메시지를 입력으로 받아 해당 메시지에 대한 패리티 비트를 생성하고이 생성기의 송신기는 패리티 비트와 함께 메시지를 전송합니다.
패리티 생성기 유형
이 발전기의 분류는 아래 그림에 나와 있습니다.
패리티 생성기 유형
심지어 패리티 생성기
짝수 패리티 생성기는 이진 데이터를 짝수 1로 유지합니다. 예를 들어 가져온 데이터가 홀수 1 인 경우이 짝수 패리티 생성기는 추가 1을 홀수에 더하여 데이터를 짝수 1로 유지합니다. 1의 수. 이것은 또한 출력이 주어진 입력 데이터에 의존하는 조합 회로입니다. 즉, 입력 데이터가 패리티 생성기에 주어진 이진 데이터 또는 이진 코드임을 의미합니다.
3 개의 비트가 A, B, C로 간주되는 3 개의 입력 이진 데이터를 고려해 보겠습니다. 2를 쓸 수 있습니다.삼000에서 111 (0에서 7) 사이의 3 개의 입력 이진 데이터를 사용하는 조합, 총 8 개의 조합은 우리가 고려한 주어진 3 개의 입력 이진 데이터에서 얻을 수 있습니다. 세 입력 바이너리 데이터에 대한 짝수 패리티 생성기의 진리표는 다음과 같습니다.
0 0 0 –이 입력 바이너리 코드에서 입력이 이미 짝수 패리티에 있기 때문에 짝수 패리티는 '0'으로 간주됩니다. 따라서이 입력에 대해 짝수 패리티를 다시 추가 할 필요가 없습니다.
00 1- –이 입력 바이너리 코드에는 '1'의 단일 숫자 만 있고 '1'의 단일 숫자는 '1'의 홀수입니다. 홀수 '1'이있는 경우 짝수 패리티 생성기는 또 다른 '1'을 생성하여 짝수 패리티로 만들어야합니다. 따라서 짝수 패리티는 0 0 1 코드를 짝수 패리티로 만들기 위해 1로 간주됩니다.
0 1 0- 이 비트는 홀수 패리티이므로 짝수 패리티는 0 1 0 코드를 짝수 패리티로 만들기 위해 1로 간주됩니다.
01 1- 이 비트는 이미 짝수 패리티에 있으므로 짝수 패리티는 0 1 코드를 짝수 패리티로 만들기 위해 0으로 간주됩니다.
1 0 0- 이 비트는 홀수 패리티이므로 짝수 패리티는 1로 간주되어 1 0 0 코드를 짝수 패리티로 만듭니다.
10 1- 이 비트는 이미 짝수 패리티에 있으므로 짝수 패리티는 1 0 1 코드를 짝수 패리티로 만들기 위해 0으로 간주됩니다.
1 1 0- 이 비트도 짝수 패리티이므로 짝수 패리티는 1 1 0 코드를 짝수 패리티로 만들기 위해 0으로 간주됩니다.
1 1 1- 이 비트는 홀수 패리티이므로 짝수 패리티는 1로 간주되어 11 1 코드를 짝수 패리티로 만듭니다.
심지어 패리티 생성기 진리표
| A B C | 짝수 패리티 |
| 0 0 0 | 0 |
| 0 0 1 | 1 |
| 0 1 0 | 1 |
| 0 1 1 | 0 |
| 1 0 0 | 1 |
| 10 1 | 0 |
| 1 1 0 | 0 |
| 1 1 1 | 1 |
3 비트 입력 짝수 패리티에 대한 karnaugh 맵 (k-map) 단순화는 다음과 같습니다.
k-map-for-even-parity-generator
위의 짝수 패리티 진리표에서 패리티 비트 단순화 표현은 다음과 같이 작성됩니다.
두 개의 Ex-OR 게이트를 사용하여 구현 된 짝수 패리티 식과 Ex-OR을 사용하는이 짝수 패리티의 논리 다이어그램 논리 게이트 아래에 나와 있습니다.
짝수 패리티 논리 회로
이런 식으로 짝수 패리티 생성기는 입력 데이터를 가져 와서 짝수 1을 생성합니다.
홀수 패리티 생성기
홀수 패리티 생성기는 이진 데이터를 홀수 1로 유지합니다. 예를 들어, 가져온 데이터가 짝수 1 인 경우이 홀수 패리티 생성기는 추가 1을 추가하여 데이터를 홀수 1로 유지합니다. 1의 짝수. 이것은 출력이 항상 주어진 입력 데이터에 의존하는 조합 회로입니다. 1이 짝수이면 이진 코드를 홀수 1로 만들기 위해 패리티 비트 만 추가됩니다.
3 개의 비트가 A, B, C로 간주되는 3 개의 입력 이진 데이터를 고려해 보겠습니다. 3 개의 입력 이진 데이터에 대한 홀수 패리티 생성기의 진리표는 다음과 같습니다.
0 0 0 –이 입력 바이너리 코드에서 홀수 패리티는 입력이 짝수 패리티이기 때문에 '1'로 간주됩니다.
00 1- 이 바이너리 입력은 이미 홀수 패리티에 있으므로 홀수 패리티는 0으로 간주됩니다.
0 1 0- 이 이진 입력도 홀수 패리티이므로 홀수 패리티는 0으로 간주됩니다.
01 1- 이 비트는 짝수 패리티이므로 홀수 패리티는 1로 간주되어 111 코드를 홀수 패리티로 만듭니다.
1 0 0- 이 비트는 이미 홀수 패리티에 있으므로 홀수 패리티는 0으로 간주되어 1 0 0 코드를 홀수 패리티로 만듭니다.
10 1- 이 입력 비트는 짝수 패리티이므로 홀수 패리티는 1로 간주되어 10 1 코드를 홀수 패리티로 만듭니다.
1 1 0- 이 비트는 짝수 패리티이므로 홀수 패리티는 1로 간주됩니다.
1 1 1- 이 입력 비트는 홀수 패리티이므로 홀수 패리티는 o로 간주됩니다.
홀수 패리티 생성기 진리표
| A B C | 홀수 패리티 |
| 0 0 0 | 1 |
| 0 0 1 | 0 |
| 0 1 0 | 0 |
| 0 1 1 | 1 |
| 1 0 0 | 0 |
| 10 1 | 1 |
| 1 1 0 | 1 |
| 1 1 1 | 0 |
3 비트 입력 홀수 패리티에 대한 Kavanaugh 맵 (k-map) 단순화는 다음과 같습니다.
k-map-for-odd-parity-generator
위의 홀수 패리티 진리표에서 패리티 비트 단순화 표현은 다음과 같이 작성됩니다.
이 홀수 패리티 생성기의 논리 다이어그램은 다음과 같습니다.
논리 회로
이러한 방식으로 홀수 패리티 생성기는 입력 데이터를 취하여 홀수 1의 1을 생성합니다.
패리티 검사 란 무엇입니까?
정의: 수신기의 조합 회로는 패리티 검사기입니다. 이 검사기는 패리티 비트를 포함하여 수신 된 메시지를 입력으로받습니다. 오류가 발견되면 '1'을 출력하고 패리티 비트가 포함 된 메시지에 오류가 없으면 '0'을 출력합니다.
패리티 검사기 유형
패리티 검사기의 분류는 아래 그림과 같습니다.
패리티 검사기 유형
심지어 패리티 검사기
짝수 패리티 검사기에서 오류 비트 (E)가 '1'이면 오류가있는 것입니다. 오류 비트 E = 0이면 오류가 없음을 나타냅니다.
오류 비트 (E) = 1, 오류 발생
오류 비트 (E) = 0, 오류 없음
패리티 검사기 회로는 아래 그림에 나와 있습니다.
논리 회로
홀수 패리티 검사기
홀수 패리티 검사기에서 오류 비트 (E)가 '1'이면 오류가 없음을 나타냅니다. 오류 비트 E = 0이면 오류가 있음을 나타냅니다.
오류 비트 (E) = 1, 오류 없음
오류 비트 (E) = 0, 오류 발생
패리티 검사기는 '1'비트 이상의 오류가 있는지 감지 할 수 없으며 데이터 수정도 불가능합니다. 이것이 패리티 검사기의 주요 단점입니다.
IC를 사용하는 패리티 생성기 / 검사기
IC 74180은 패리티 생성 및 검사 기능을 수행합니다. 9 비트 (8 데이터 비트, 1 패리티 비트) 패리티 생성기 / 체커는 아래 그림과 같습니다.
IC-74180
IC 74180에는 8 개의 데이터 비트 (X0X로7), VDC,짝수 입력, 홀수 입력, 일곱 출력, S 홀수 출력 및 접지 핀.
주어진 짝수 및 홀수 입력이 모두 높으면 (H), 짝수 및 홀수 출력은 모두 낮습니다 (L). 비슷하게 주어진 입력이 모두 낮음 (L)이면 짝수 및 홀수 출력 모두 높음 ( H).
패리티의 장점
패리티의 장점은 다음과 같습니다.
- 간단
- 사용하기 쉬운
응용 -패리티
패리티의 응용은
- 에 디지털 시스템 많은 하드웨어 응용 프로그램에서이 패리티가 사용됩니다.
- 패리티 비트는 SCSI (Small Computer System Interface) 및 PCI (Peripheral Component Interconnect)에서도 오류를 감지하는 데 사용됩니다.
자주 묻는 질문
1). 패리티 생성기와 패리티 검사기의 차이점은 무엇입니까?
패리티 생성기는 송신기에서 패리티 비트를 생성하고 패리티 검사기는 수신기에서 패리티 비트를 확인합니다.
2). 패리티 없음은 무엇을 의미합니까?
패리티 비트가 오류를 확인하는 데 사용되지 않으면 패리티 비트는 패리티가 아니거나 패리티가 없거나 패리티가 없다고 말합니다.
삼). 패리티 값은 무엇입니까?
상품과 증권 모두에 사용되는 평가 가치 개념과 용어는 두 자산의 가치가 같은 경우를 나타냅니다.
4). 패리티 검사기가 필요한 이유는 무엇입니까?
패리티 검사기는 통신 오류를 감지하는 데 필요하며 메모리 저장 장치에서도 패리티 검사기가 테스트에 사용됩니다.
5). 패리티 비트는 손상된 데이터 유닛을 어떻게 감지 할 수 있습니까?
이 기술에서 중복 비트는 패리티 비트라고하며 데이터 전송 중 오류가 발생하면 손상된 데이터 단위를 감지합니다.
이 기사에서는 동등 생성기와 검사기는 비트를 생성하고 확인하며 그 유형, 논리 회로, 진리표 및 k- 맵 표현식에 대해 간략하게 설명합니다. 여기에 질문이 있습니다. 짝수와 홀수 패리티를 어떻게 계산합니까?
