CMOS라는 용어는 '보완 금속 산화물 반도체'를 의미합니다. 이것은 컴퓨터 칩 설계 업계에서 가장 널리 사용되는 기술 중 하나이며 오늘날 널리 사용되어 집적 회로 다양하고 다양한 응용 분야에서. 오늘날의 컴퓨터 메모리, CPU 및 휴대폰은 몇 가지 주요 이점으로 인해이 기술을 사용합니다. 이 기술은 P 채널과 N 채널 반도체 장치를 모두 사용합니다. 현재 사용 가능한 가장 인기있는 MOSFET 기술 중 하나는 보완 MOS 또는 CMOS 기술입니다. 이것은 마이크로 프로세서, 마이크로 컨트롤러 칩, RAM, ROM과 같은 메모리를위한 지배적 인 반도체 기술입니다. EEPROM 및 ASIC (application-specific integrated circuit).
MOS 기술 소개
IC 설계에서 기본적이고 가장 필수적인 구성 요소는 트랜지스터입니다. 따라서 MOSFET은 많은 응용 분야에서 사용되는 트랜지스터의 한 종류입니다. 이 트랜지스터의 형성은 반도체 층, 일반적으로 웨이퍼, 실리콘 단결정의 슬라이스, 이산화 규소 층 및 금속 층을 포함하여 샌드위치처럼 수행 될 수 있습니다. 이들 층은 트랜지스터가 반도체 재료 내에 형성되도록한다. Sio2와 같은 좋은 절연체는 100 분자 두께의 얇은 층을 가지고 있습니다.
게이트 섹션에 금속 대신 다결정 실리콘 (폴리)을 사용하는 트랜지스터. FET의 폴리 실리콘 게이트는 대규모 IC에서 거의 금속 게이트를 사용하여 대체 할 수 있습니다. 때로는 폴리 실리콘과 금속 FET를 모두 절연 된 게이트 FET를 의미하는 IGFET라고합니다. 게이트 아래의 Sio2는 절연체이기 때문입니다.
CMOS (보완 금속 산화물 반도체)
메인 NMOS보다 CMOS의 장점 BIPOLAR 기술은 훨씬 작은 전력 손실입니다. NMOS 또는 BIPOLAR 회로와 달리 보완 MOS 회로는 정적 전력 손실이 거의 없습니다. 전력은 회로가 실제로 전환되는 경우에만 손실됩니다. 이를 통해 NMOS 또는 NMOS보다 IC에 더 많은 CMOS 게이트를 통합 할 수 있습니다. 양극성 기술 , 훨씬 더 나은 성능을 제공합니다. 보완 금속 산화물 반도체 트랜지스터는 P- 채널 MOS (PMOS)와 N- 채널 MOS (NMOS)로 구성됩니다. 자세한 내용은 링크를 참조하십시오 CMOS 트랜지스터의 제조 공정 .
CMOS (보완 금속 산화물 반도체)
NMOS
NMOS는 n 형 소스와 드레인이 확산 된 p 형 기판에 구축됩니다. NMOS에서 대부분의 캐리어는 전자입니다. 게이트에 고전압이 가해지면 NMOS가 전도됩니다. 마찬가지로 게이트에 저전압이 적용되면 NMOS가 전도되지 않습니다. NMOS는 전자 인 NMOS의 캐리어가 정공보다 두 배 빠르게 이동하기 때문에 PMOS보다 빠른 것으로 간주됩니다.
NMOS 트랜지스터
PMOS
P- 채널 MOSFET은 N- 타입 기판에 확산 된 P- 타입 소스와 드레인으로 구성됩니다. 대부분의 캐리어는 구멍입니다. 게이트에 고전압이 가해지면 PMOS는 전도되지 않습니다. 게이트에 저전압이 적용되면 PMOS가 전도됩니다. PMOS 장치는 NMOS 장치보다 노이즈에 더 강합니다.
PMOS 트랜지스터
CMOS 작동 원리
CMOS 기술에서 N 형 및 P 형 트랜지스터는 모두 논리 기능을 설계하는 데 사용됩니다. 한 유형의 트랜지스터를 켜는 동일한 신호가 다른 유형의 트랜지스터를 끄는 데 사용됩니다. 이 특성을 통해 풀업 저항 없이도 간단한 스위치 만 사용하여 논리 장치를 설계 할 수 있습니다.
CMOS에서 논리 게이트 n 형 MOSFET 모음은 출력과 저전압 전원 공급 장치 레일 (Vss 또는 매우 자주 접지) 사이의 풀다운 네트워크에 배열됩니다. NMOS 로직 게이트의 부하 저항 대신 CMOS 로직 게이트는 출력과 고전압 레일 (종종 Vdd라고 함) 사이의 풀업 네트워크에 p 형 MOSFET 모음을 가지고 있습니다.
풀업 및 풀다운을 사용하는 CMOS
따라서 p 형 및 n 형 트랜지스터가 모두 동일한 입력에 게이트를 연결하면 n 형 MOSFET이 OFF 일 때 p 형 MOSFET이 ON이되고 그 반대의 경우도 마찬가지입니다. 네트워크는 아래 그림과 같이 모든 입력 패턴에 대해 하나는 ON이고 다른 하나는 OFF로 배열됩니다.
CMOS는 두 상태 모두에서 상대적으로 빠른 속도, 낮은 전력 손실, 높은 노이즈 마진을 제공하며 다양한 소스 및 입력 전압에서 작동합니다 (소스 전압이 고정 된 경우). 또한 Complementary Metal Oxide Semiconductor 작동 원리를 더 잘 이해하려면 아래에 설명 된대로 간단한 CMOS 로직 게이트에서 논의해야합니다.
CMOS를 사용하는 장치는 무엇입니까?
CMOS와 같은 기술은 마이크로 컨트롤러, 마이크로 프로세서, SRAM (정적 RAM) 및 기타 디지털 논리 회로와 같은 다양한 칩에 사용됩니다. 이 기술은 데이터 변환기, 이미지 센서 및 여러 종류의 통신을위한 고도로 통합 된 송수신기를 포함하는 광범위한 아날로그 회로에 사용됩니다.
CMOS 인버터
아래 그림과 같은 인버터 회로. 구성 PMOS 및 NMOS FET . 입력 A는 두 트랜지스터의 게이트 전압 역할을합니다.
NMOS 트랜지스터는 Vss (접지)에서 입력되고 PMOS 트랜지스터는 Vdd에서 입력됩니다. 터미널 Y가 출력됩니다. 인버터의 입력 단자 (A)에 고전압 (~ Vdd)이 주어지면 PMOS는 개방 회로가되고 NMOS는 OFF되어 출력이 Vss로 내려갑니다.
CMOS 인버터
저수준 전압 ( 아래 그림은 2 입력 상보 형 MOS NAND 게이트를 보여줍니다. Y와 접지 사이에있는 두 개의 직렬 NMOS 트랜지스터와 Y와 VDD 사이에있는 두 개의 병렬 PMOS 트랜지스터로 구성됩니다. 입력 A 또는 B가 로직 0이면 NMOS 트랜지스터 중 하나 이상이 꺼져 Y에서 접지로의 경로가 차단됩니다. 그러나 적어도 하나의 pMOS 트랜지스터가 ON 상태가되어 Y에서 VDD 로의 경로가 생성됩니다. 2 개의 입력 NAND 게이트 따라서 출력 Y는 높을 것입니다. 두 입력이 모두 높으면 두 nMOS 트랜지스터가 모두 ON이되고 두 pMOS 트랜지스터가 모두 OFF가됩니다. 따라서 출력은 로직 로우가됩니다. NAND 논리 게이트의 진리표는 아래 표에 나와 있습니다. 2- 입력 NOR 게이트는 아래 그림에 나와 있습니다. NMOS 트랜지스터는 입력이 높을 때 출력을 낮추기 위해 병렬로 연결됩니다. PMOS 트랜지스터는 아래 표와 같이 두 입력이 모두 낮을 때 출력을 높이기 위해 직렬로 연결됩니다. 출력은 부동 상태로 남지 않습니다. 2 개의 입력 NOR 게이트 아래 표에 주어진 NOR 논리 게이트의 진리표. CMOS 트랜지스터의 제조는 실리콘 웨이퍼에서 수행 될 수 있습니다. 웨이퍼의 직경은 20mm에서 300mm까지 다양합니다. 여기에서 리소그래피 프로세스는 인쇄기와 동일합니다. 모든 단계에서 다른 재료가 증착 될 수 있고, 그렇지 않으면 패턴 화 될 수 있습니다. 이 프로세스는 단순화 된 조립 방법 내에서 웨이퍼의 상단과 단면을 보면 이해하기 매우 간단합니다. CMOS의 제조는 N-well pt P-well, Twin well, SOI (Silicon on Insulator)라는 세 가지 기술을 사용하여 수행 할 수 있습니다. 자세한 내용은이 링크를 참조하십시오. CMOS 제작 . CMOS 배터리의 일반적인 수명은 약 10 년입니다. 그러나 이것은 PC가 상주하는 사용률과 주변 환경에 따라 달라질 수 있습니다. CMOS 배터리에 오류가 발생하면 컴퓨터가 꺼지면 컴퓨터에서 정확한 시간과 날짜를 유지할 수 없습니다. 예를 들어 컴퓨터가 켜지면 12:00 PM 및 1990 년 1 월 1 일과 같은 시간과 날짜가 표시 될 수 있습니다.이 오류는 CMOS 배터리가 고장 났음을 나타냅니다. CMOS의 가장 중요한 특징은 낮은 정적 전력 사용률, 엄청난 노이즈 내성입니다. 한 쌍의 MOSFET 트랜지스터의 단일 트랜지스터가 OFF로 전환되면 직렬 조합은 ON 및 OFF와 같이 표시된 두 가지 사이의 전환을 통해 상당한 전력을 사용합니다. 결과적으로 이러한 장치는 TTL 또는 NMOS 로직과 같은 다른 유형의 로직 회로에 비해 폐열을 발생시키지 않으며, 일반적으로 상태를 변경하지 않더라도 일부 정상 전류를 사용합니다. 이러한 CMOS 특성을 통해 집적 회로에서 로직 기능을 고밀도로 통합 할 수 있습니다. 이 때문에 CMOS는 VLSI 칩 내에서 실행되는 가장 빈번하게 사용되는 기술이되었습니다. MOS라는 문구는 반도체 재료의 산화물 절연체 상단에있는 금속 게이트가있는 전극을 포함하는 MOSFET의 물리적 구조를 나타냅니다. 알루미늄과 같은 재료는 한 번만 사용되지만 이제 재료는 폴리 실리콘입니다. 다른 금속 게이트의 설계는 CMOS 공정 내에서 고 -κ 유전체 물질의 도착을 통해 복귀를 사용하여 수행 할 수 있습니다. CCD (charge-coupled device) 및 CMOS (complementary metal-oxide-semiconductor)와 같은 이미지 센서는 서로 다른 두 종류의 기술입니다. 이들은 이미지를 디지털 방식으로 캡처하는 데 사용됩니다. 모든 이미지 센서에는 장점, 단점 및 용도가 있습니다. CCD와 CMOS의 주요 차이점은 프레임 캡처 방법입니다. CCD와 같은 전하 결합 장치는 글로벌 셔터를 사용하는 반면 CMOS는 롤링 셔터를 사용합니다. 이 두 이미지 센서는 전하를 빛에서 전기로 바꾸고이를 전자 신호로 처리합니다. CCD에 사용되는 제조 공정은 변경없이 IC에서 전하를 이동할 수있는 능력을 형성하기 위해 특별합니다. 따라서이 제조 공정은 광 감도 및 충실도에 대한 매우 고품질의 센서로 이어질 수 있습니다. 반대로 CMOS 칩은 고정 된 제조 절차를 사용하여 칩을 설계하고 마이크로 프로세서를 만드는 데에도 유사한 프로세스를 사용할 수 있습니다. 제조상의 차이로 인해 CCD 7 CMOS와 같은 센서 간에는 분명한 차이점이 있습니다. CCD 센서는 노이즈가 적고 품질이 높은 이미지를 캡처하는 반면 CMOS 센서는 일반적으로 노이즈에 더 취약합니다. 일반적으로 CMOS는 더 적은 전력을 사용하는 반면 CCD는 CMOS 센서에 대해 100 배 이상 많은 전력을 사용합니다. CMOS 칩의 제조는 CCD에 비해 매우 저렴한 경향이 있기 때문에 일반적인 Si 생산 라인에서 수행 할 수 있습니다. CCD 센서는 장기간 대량 생산되기 때문에 더 성숙합니다. CMOS 및 CCD 이미 저는 모두 광전 효과에 의존하여 빛에서 전기 신호를 생성합니다. 위의 차이점을 바탕으로 CCD는 카메라에서 많은 픽셀과 뛰어난 감광도를 통해 고품질 이미지를 목표로하는 데 사용됩니다. 일반적으로 CMOS 센서는 해상도, 품질 및 감도가 낮습니다. 래치 업은 전원과 접지와 같은 두 단자 사이에 단락이 발생하여 고전류가 생성되고 IC가 손상 될 수있는 것으로 정의 할 수 있습니다. CMOS에서 래치 업은 기생 PNP 및 NPN과 같은 두 트랜지스터 간의 통신으로 인해 파워 레일 및 접지 레일 사이에 낮은 임피던스 트레일이 발생하는 현상입니다. 트랜지스터 . CMOS 회로에서 PNP 및 NPN과 같은 두 개의 트랜지스터는 VDD 및 GND와 같은 두 개의 공급 레일에 연결됩니다. 이러한 트랜지스터의 보호는 저항을 통해 수행 할 수 있습니다. 래치 업 전송에서 전류는 두 트랜지스터를 통해 VDD에서 GND로 곧바로 흐르기 때문에 단락이 발생할 수 있으므로 극한 전류가 VDD에서 접지 단자로 흐릅니다. 래치 업 방지에는 여러 가지 방법이 있습니다. 래치 업 방지에서는 트레일에 높은 저항을 배치하여 공급 전체의 전류 흐름을 중지하고 다음 방법을 사용하여 β1 * β2를 1 미만으로 만들 수 있습니다. 기생 SCR의 구조는 절연 산화물 층을 통해 PMOS 및 NMOS와 같은 트랜지스터 주변에 드러나게됩니다. 래치 업 보호 기술은 래치 업이 감지되면 장치를 끕니다. 래치 업 테스트 서비스는 시장의 많은 공급 업체에서 수행 할 수 있습니다. 이 테스트는 CMOS IC에서 SCR 구조를 활성화하려는 일련의 시도로 수행 할 수 있지만 관련 핀은 과전류가 흐를 때 확인됩니다. 실험 로트에서 첫 번째 샘플을 구하여 Latch-up 테스트 실험실로 보내는 것이 좋습니다. 이 실습에서는 최대한 달성 가능한 전원 공급 장치를 적용한 다음 전류 공급 모니터링을 통해 Latch-up이 발생할 때마다 칩의 입력 및 출력에 전류 공급을 제공합니다. CMOS의 장점은 다음과 같습니다. TTL에 비해 CMOS의 주요 이점은 노이즈 마진이 좋고 전력 소비가 적다는 것입니다. 이것은 VDD에서 GND 로의 직선 도선 차선이 없기 때문이며 입력 조건에 따라 하강 시간은 CMOS 칩을 통해 디지털 신호 전송이 쉽고 저렴해질 것입니다. CMOS는 BIOS 설정에 저장할 컴퓨터 마더 보드의 메모리 양을 설명하는 데 사용됩니다. 이러한 설정에는 주로 하드웨어의 날짜, 시간 및 설정이 포함됩니다. CMOS가 양방향으로 능동적으로 구동하는 경우 출력 CMOS의 단점은 다음과 같습니다. 보완적인 MOS 프로세스가 광범위하게 구현되었으며 거의 모든 디지털 로직 애플리케이션에서 NMOS 및 바이폴라 프로세스를 근본적으로 대체했습니다. CMOS 기술은 다음과 같은 디지털 IC 설계에 사용되었습니다. 그래서 CMOS 트랜지스터는 매우 유명합니다. 전력을 효율적으로 사용하기 때문입니다. 그들은 한 조건에서 다른 조건으로 바뀔 때마다 전기 공급을 사용하지 않습니다. 또한 무료 반도체는 상호 작용하여 o / p 전압을 중지합니다. 그 결과 열을 덜 제공하는 저전력 설계가 있습니다. 이러한 이유로 이러한 트랜지스터는 카메라 센서 내의 CCD와 같은 다른 초기 설계를 변경했으며 대부분의 현재 프로세서에서 활용되었습니다. 컴퓨터 내의 CMOS 메모리는 BIOS 설정과 시간 및 날짜 정보를 저장하는 일종의 비 휘발성 RAM입니다. 나는 당신이이 개념에 대해 더 잘 이해했다고 믿습니다. 또한이 개념 또는 전자 프로젝트 , 아래 댓글 섹션에 댓글을 달아 소중한 제안을 보내주세요. 여기에 질문이 있습니다. 왜 CMOS가 NMOS보다 선호됩니까? 입력 논리 입력 산출 논리 출력 0v 0 Vdd 1 Vdd 1 0v 0 CMOS NAND 게이트
에 비 풀다운 네트워크 풀업 네트워크 출력 Y 0 0 떨어져서 의 위에 1 0 1 떨어져서 의 위에 1 1 0 떨어져서 의 위에 1 1 1 의 위에 떨어져서 0 CMOS NOR 게이트
에 비 와이 0 0 1 0 1 0 1 0 0 1 1 0 CMOS 제작
CMOS 배터리의 수명
CMOS 배터리의 고장 증상
CMOS 특성
CCD 대 CMOS
일부 응용 분야에서 CMOS 센서는 최근 CCD 장치와 거의 동일한 수준으로 개선되고 있습니다. 일반적으로 CMOS 카메라는 비싸지 않으며 배터리 수명이 높습니다.CMOS의 래치 업
장점
TTL은 바이폴라 트랜지스터가 DC 펄스에서 작동하는 디지털 논리 회로입니다. 여러 트랜지스터 논리 게이트는 일반적으로 단일 IC로 구성됩니다.단점
CMOS 애플리케이션
